



1

2

ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΕΛΟΠΟΝΝΗΣΟΥ

3

ΣΧΟΛΗ ΜΗΧΑΝΙΚΩΝ

4

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΜΗΧΑΝΙΚΩΝ

5

ΥΠΟΛΟΓΙΣΤΩΝ

6

7

8

ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ

9

10

" Εμπιστευτικότητα δεδομένων σε πραγματικό χρόνο με χρήση

11

FPGA για εφαρμογές IoT "

12

13

14

ΝΙΚΟΛΑΟΣ (ΔΗΜΗΤΡΙΟΣ) ΜΑΥΡΟΓΙΩΡΓΗΣ

15

A.M. 2874

16

17

18

ΕΠΙΒΛΕΠΩΝ: ΠΑΡΑΣΚΕΥΑΣ ΚΙΤΣΟΣ, ΑΝΑΠΛΗΡΩΤΗΣ

19

ΚΑΘΗΓΗΤΗΣ

20

21

22

ΠΑΤΡΑ 2023

1
2 Εγκρίθηκε από την τριμελή εξεταστική επιτροπή
3 Πάτρα, Ημερομηνία
4

5 ΕΠΙΤΡΟΠΗ ΑΞΙΟΛΟΓΗΣΗΣ

6 1.

7
8 2.

9
10 3.
11
12
13

14 **Υπεύθυνη Δήλωση Φοιτητή**
15

16 Βεβαιώνω ότι είμαι συγγραφέας αυτής της εργασίας και ότι κάθε βοήθεια την οποία είχα για την
17 προετοιμασία της είναι πλήρως αναγνωρισμένη και αναφέρεται στην εργασία. Επίσης έχω αναφέρει
18 τις όποιες πηγές από τις οποίες έκανα χρήση δεδομένων, ιδεών ή λέξεων, είτε αυτές αναφέρονται
19 ακριβώς είτε παραφρασμένες. Επίσης βεβαιώνω ότι αυτή η εργασία προετοιμάστηκε από εμένα
20 προσωπικά ειδικά για τη συγκεκριμένη εργασία.

21
22 Η έγκριση της πτυχιακής εργασίας από το Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών
23 Υπολογιστών του Πανεπιστημίου Πελοποννήσου δεν υποδηλώνει απαραίτητως και αποδοχή των
24 απόψεων του συγγραφέα εκ μέρους του Τμήματος.
25

26 Η παρούσα εργασία αποτελεί πνευματική ιδιοκτησία του φοιτητή Μαυρογιώργη Νικόλαου που την
27 εκπόνησε. Στο πλαίσιο της πολιτικής ανοικτής πρόσβασης ο συγγραφέας/δημιουργός εκχωρεί στο
28 Πανεπιστήμιο Πελοποννήσου, μη αποκλειστική άδεια χρήσης του δικαιώματος αναπαραγωγής,
29 προσαρμογής, δημόσιου δανεισμού, παρουσίασης στο κοινό και ψηφιακής διάχυσής τους διεθνώς,
30 σε ηλεκτρονική μορφή και σε οποιοδήποτε μέσο, για διδακτικούς και ερευνητικούς σκοπούς, άνευ
31 ανταλλάγματος και για όλο το χρόνο διάρκειας των δικαιωμάτων πνευματικής ιδιοκτησίας. Η
32 ανοικτή πρόσβαση στο πλήρες κείμενο για μελέτη και ανάγνωση δεν σημαίνει καθ' οιονδήποτε
33 τρόπο παραχώρηση δικαιωμάτων διανοητικής ιδιοκτησίας του συγγραφέα/δημιουργού ούτε
34 επιτρέπει την αναπαραγωγή, αναδημοσίευση, αντιγραφή, αποθήκευση, πώληση, εμπορική χρήση,
35 μετάδοση, διανομή, έκδοση, εκτέλεση, «μεταφόρτωση» (downloading), «ανάρτηση» (uploading),
36 μετάφραση, τροποποίηση με οποιονδήποτε τρόπο, τμηματικά ή περιληπτικά της εργασίας, χωρίς τη
37 ρητή προηγούμενη έγγραφη συναίνεση του συγγραφέα/δημιουργού. Ο συγγραφέας/δημιουργός
38 διατηρεί το σύνολο των ηθικών και περιουσιακών του δικαιωμάτων.

ΠΕΡΙΛΗΨΗ

Το Internet of Things (IoT) είναι μια τεχνολογία που αναφέρεται στη συνδεσιμότητα των συσκευών στο διαδίκτυο, ώστε να μπορούν να ανταλλάσσουν δεδομένα και να εκτελούν λειτουργίες χωρίς την ανάγκη της ανθρώπινης παρέμβασης. Η συνδεσιμότητα αυτών των συσκευών στο διαδίκτυο απαιτεί την εφαρμογή ασφάλειας και προστασίας των δεδομένων τους, κάτι το οποίο επιτυγχάνεται με τη χρήση αλγορίθμων κρυπτογραφίας όπως ο Grain-128AEADv2 καθώς και των Field Programmable Gate Arrays (FPGAs) ενός τύπου ολοκληρωμένου κυκλώματος για ταχύτερη επεξεργασία των δεδομένων. Ο Grain-128AEADv2 είναι ένας lightweight stream cipher, ο οποίος σχεδιάστηκε για να παρέχει πιστοποιημένη κρυπτογράφιση σε εφαρμογές IoT και βασίζεται στον Grain-128. Αναπτύχθηκε από τους Martin Hell, Thomas Johansson, Alexander Maximov, Willi Meier, και Hirotaka Yoshida. Σκοπός της παρούσας πτυχιακής εργασίας είναι η μελέτη του Grain-128AEADv2 και η ανάλυση του τρόπου λειτουργίας του. Όλα τα κομμάτια κώδικα που χρησιμοποιήθηκαν, επιβεβαιώθηκαν σε επίπεδο προσομοίωσης με το πρόγραμμα VIVADO 2021.2.

ΛΕΞΕΙΣ ΚΛΕΙΔΙΑ: Internet of Things (IoT), Grain-128AEADv2, Field Programmable Gate Arrays (FPGAs), lightweight stream cipher

1

2

ABSTRACT

3

4 Internet of Things (IoT) is a technology that refers to the connectivity of devices to the internet, so
5 that they can exchange data and perform tasks without the need for human intervention. The
6 connectivity of these devices to the internet requires the implementation of security and protection
7 of their data, which is achieved through the use of encryption algorithms such as Grain-
8 128AEADv2 and Field Programmable Gate Arrays (FPGAs), a type of integrated circuits for faster
9 data processing. Grain-128AEADv2 is a lightweight stream cipher that was designed to provide
10 certified encryption in IoT applications and is based on Grain-128. It was developed by Martin Hell,
11 Thomas Johansson, Alexander Maximov, Willi Meier, and Hirotaka Yoshida. The purpose of this
12 thesis is to study Grain-128AEADv2 and analyze the way it works. All the code pieces used were
13 verified at simulation level with the VIVADO 2021.2 program..

14

15

16 **KEYWORDS:** Internet of Things (IoT), Grain-128AEADv2, Field Programmable Gate Arrays
17 (FPGAs), lightweight stream cipher

1

2

ΕΥΧΑΡΙΣΤΙΕΣ

3

4 Για τη διεκπεραίωση της παρούσας πτυχιακής εργασίας, θα ήθελα να ευχαριστήσω θερμά τον
5 επιβλέποντα καθηγητή μου Παρασκευά Κίτσο για τη συνεργασία μας και που με την πολύτιμη
6 βοήθειά του συνέβαλε στην αρτιότερη εκπόνησή της.

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

1	Περιεχόμενα	
2	Περίληψη.....	iii
3	Abstract.....	iv
4	Ευχαριστίες.....	v
5	Περιεχόμενα.....	vi
6	Κατάλογος Σχημάτων.....	vii
7	Κεφάλαιο 1	
8	1.1. Εισαγωγή.....	1
9	Κεφάλαιο 2	
10	Αλγόριθμος Grain-128AEADv2.....	2
11	2.1. Γενική περιγραφή.....	2
12	2.2. Επισκόπηση Grain-128AEADv2.....	2
13	2.2.1 IOT (Internet Of Things)	3
14	2.3 Προδιαγραφές Grain-128AEADv2.....	4
15	2.3.1 Δομικά στοιχεία και συναρτήσεις.....	4
16	2.3.2 Φάση αρχικοποίησης.....	6
17	2.3.3 Παρουσίαση λειτουργίας.....	8
18	2.3.4 Περιορισμοί ροής κλειδιού	8
19	2.3.5 AEAD (Authenticated Encryption and Associated Data).....	8
20	2.3.6 Χρήση Grain-128AEADv2 με το API του NIST.....	10
21	2.3.6.1 Κρυπτογράφηση.....	10
22	2.3.6.2 Αποκρυπτογράφηση.....	11
23	2.4 Σχεδιαστική λογική Grain-128AEADv2.....	12
24	2.4.1 Ιστορική αναδρομή της οικογένειας Grain	12
25	2.4.2 Grain-128AEADv2: Η αναβάθμιση.....	13
26	2.4.3 Σύγκριση Grain-128a & Grain-128AEADv2.....	14
27	2.4.4 Επιλογές σχεδίασης για κάθε Block.....	15

1	2.4.4.1 LFSR & NFSR.....	15
2	2.4.4.2 Αύξηση της ταχύτητας.....	15
3	2.4.4.3 Συναρτήσεις f, g, Pre-output.....	16
4	2.4.4.4 Αυθεντικοποίηση Μηνυμάτων.....	17
5	Κεφάλαιο 3	
6	3.1. Σύνθεση αλγορίθμου Grain-128AEADv2.....	19
7	3.2 Παρουσίαση κυκλώματος Grain-128AEADv2.....	22
8	3.3 Λειτουργική προσομοίωση αλγορίθμου Grain-128AEADv2.....	26
9	Κεφάλαιο 4	
10	Πλεονεκτήματα και περιορισμοί του Grain-128AEADv2.....	30
11	4.1 Καταλληλότητα του Grain-128AEADv2 για χρήση σε συστήματα IOT.....	30
12	Κεφάλαιο 5	
13	Συμπεράσματα.....	31
14	Βιβλιογραφία.....	32
15	ΠΑΡΑΡΤΗΜΑ Α.....	33
16		
17		
18		
19		
20		
21		
22		
23		
24		
25		
26		
27		
28		
29		

1		
2	Κατάλογος Σχημάτων	
3	Σχήμα 1 – Απεικόνιση δομικών στοιχείων Grain-128AEADv2	3
4	Σχήμα 2 – Υλοποίηση της XOR με λογικές πύλες	7
5	Σχήμα 3 – Πίνακας αληθείας της XOR	7
6	Σχήμα 4 – Παρουσίαση της αρχικοποίησης του Grain-128AEADv2	8
7	Σχήμα 5 – AEAD Encrypt with NIST API	11
8	Σχήμα 6 – AEAD Decrypt with NIST API	12
9	Σχήμα 7 - Συνάρτηση $b(x)$ του Grain-128	17
10	Σχήμα 8 - Toeplitz matrix defined by an ϵ -biased sequence	18
11	Σχήμα 9 - Project overview του Grain-128AEADv2 στο VIVADO 2021.2	20
12	Σχήμα 10 – Components του Grain-128AEADv2	21
13	Σχήμα 11 - Schematic overview του ClockDiv	24
14	Σχήμα 12 - Schematic overview του AuthPipeline	24
15	Σχήμα 13 - Schematic overview του Controller	25
16	Σχήμα 14 - Schematic overview του GrainTop - Part 1	26
17	Σχήμα 15 - Schematic overview του GrainTop - Part 2	26
18	Σχήμα 16 - Schematic overview του GrainTop - Part 3	27
19	Σχήμα 17 - Schematic overview του GrainTop Full size	27
20	Σχήμα 18 - Behavioral simulation of Grain using GrainTB.vhd	30
21	Σχήμα 19 - Test vectors of Grain-128AEADv2	30
22		
23		
24		
25		
26		
27		
28		
29		
30		
31		
32		

1 Κεφάλαιο 1

2

3 1.1. Εισαγωγή

4 Στο παρόν κεφάλαιο αναλύεται το αντικείμενο της πτυχιακής εργασίας, το οποίο ασχολείται
5 με τη μελέτη του αλγορίθμου Grain-128AEADv2, ο οποίος είχε υποβληθεί στο Εθνικό
6 Ινστιτούτο Προτύπων και Τεχνολογίας (NIST, National Institute of Standards and
7 Technology), και είναι υλοποιημένος στη γλώσσα VHDL. Ο εν λόγω αλγόριθμος ανήκει
8 στην οικογένεια Grain-128, και χρησιμοποιείται για την κρυπτογράφηση δεδομένων κατά τη
9 μετάδοση τους σε κάποιο δίκτυο χρησιμοποιώντας τη μορφή κρυπτογράφησης AEAD
10 (Authenticated Encryption and Associated Data). Η AEAD συνδυάζει τη λειτουργία
11 κρυπτογράφησης και τον κώδικα Αυθεντικοποίησης μηνυμάτων (MAC) σε έναν αλγόριθμο
12 καταφέροντας έτσι να παρέχει εμπιστευτικότητα και να διασφαλίζει την ακεραιότητα των
13 δεδομένων που μεταδίδονται. Για την καταγραφή του κώδικα VHDL χρησιμοποιήθηκε το
14 πρόγραμμα Notepad ++, ενώ για τη συγγραφή του κείμενου της παρούσας πτυχιακής
15 εργασίας χρησιμοποιήθηκε το πρόγραμμα Microsoft Office 365.

16 Στο δεύτερο κεφάλαιο της παρούσας εργασίας, περιγράφεται η αρχιτεκτονική του
17 αλγορίθμου Grain-128AEADv2. Αρχικά, παρουσιάζεται ο αλγόριθμος με μια σύντομη
18 αναφορά στην έννοια IOT. Κατόπιν, ακολουθούν οι βασικές προδιαγραφές του αλγορίθμου
19 όπου αναλύονται τα στάδια λειτουργίας του, τα βασικά blocks που τον απαρτίζουν, καθώς
20 και ο τρόπος με τον οποίο συνδέονται τα στοιχεία του κυκλώματος μεταξύ τους. Τέλος,
21 επισημαίνονται τα αρχεία που χρησιμοποιήθηκαν τόσο για την ανάλυση, όσο και για την
22 προσομοίωση και περιγράφεται η λειτουργία του καθενός.

23 Στο τρίτο κεφάλαιο της παρούσας εργασίας περιέχονται τα αποτελέσματα της σύνθεσης και
24 τα αποτελέσματα των λειτουργικών προσομοιώσεων από το υλικό που χρησιμοποιήθηκε. Οι
25 προσομοιώσεις έγιναν μετά από επιτυχή σύνθεση του υλικού. Ακολουθεί σχολιασμός των
26 αποτελεσμάτων για καλύτερη κατανόηση.

27 Στο τέταρτο κεφάλαιο παρατίθενται τα πλεονεκτήματα και οι περιορισμοί όσον αφορά τη
28 χρήση του Grain-128AEADv2

29 Στο τέλος, υπάρχει βιβλιογραφία και ιστότοποι που χρησιμοποιήθηκαν κατά την εκπόνηση
30 της πτυχιακής εργασίας, όσο ακόμα και τα αρχεία σε κώδικα VHDL.

31

32

33

34

35

36

1 **Κεφάλαιο 2**

2 **Αλγόριθμος Grain-128AEADv2**

3


4 **2.1. Γενική Περιγραφή**

5 Ο Grain-128AEADv2 είναι ένας αλγόριθμος κρυπτογράφησης ροής βασισμένος στον Grain-
6 128. Έχει σχεδιαστεί από τους Martin Hell, Thomas Johansson, Alexander Maximov, Willi
7 Meier, Jonathan Sönnnerup και Hiroataka Yoshida. Υποστηρίζει τη λειτουργία της
8 Αυθεντικοποίησης και επαλήθευσης δεδομένων (AEAD), επιτρέποντας έτσι στον παραλήπτη
9 ενός μηνύματος να γνωρίζει πως τα δεδομένα που έλαβε είναι αυθεντικά και δεν έχουν
10 τροποποιηθεί κατά τη μετάδοση τους. Ο grain-128AEADv2 χρησιμοποιείται σε εφαρμογές
11 ασφαλείας όπως: δικτυακά συστήματα, συστήματα αποθήκευσης και μεταφοράς δεδομένων.
12 Αποτελείται από δυο βασικά δομικά στοιχεία όπως φαίνεται και στο σχήμα 1. Το πρώτο
13 στοιχείο είναι το «pre-output generator», το οποίο παράγει μια ροή ψευδοτυχαίων ψηφίων τα
14 οποία χρησιμοποιούνται για την κρυπτογράφηση και τη δημιουργία ενός σήματος
15 Αυθεντικοποίησης, το δεύτερο block επίσης παράγει ένα σήμα Αυθεντικοποίησης και στη
16 συνέχεια αυτά τα δύο σήματα συνδυάζονται για να δημιουργήσουν το τελικό σήμα. Η
17 σχεδιαστική του δομή μοιάζει πολύ με του Grain-128a, αλλά έχει τροποποιηθεί ώστε να
18 υποστηρίζει τη λειτουργία AEAD, και να δέχεται μεγαλύτερο κλειδί αυθεντικοποίησης. Σε
19 αυτό το κεφάλαιο, θα γίνει παρουσίαση του Grain-128AEADv2, των προδιαγραφών του και
20 της οικογένειάς του, καθώς και της έννοιας IOT με σκοπό να κατανοήσουμε την ανάγκη
21 ύπαρξης του αλγορίθμου. Στη συνέχεια, θα ακολουθήσει ο τρόπος λειτουργίας του και τέλος
22 θα προβληθεί η λειτουργική προσομοίωση του αλγορίθμου και θα αναλυθεί η λογική στη
23 σχεδίαση του.

24

25 **2.2. Επισκόπηση Grain-128AEADv2**

26 Ο αλγόριθμος Grain-128AEADv2 προσφέρει 128-bit ασφάλεια. Αποτελείται από δυο βασικά
27 δομικά στοιχεία [1], το πρώτο στοιχείο είναι το «pre-output generator» το οποίο παράγει μια
28 ροή ψευδοτυχαίων ψηφίων τα οποία χρησιμοποιούνται για την κρυπτογράφηση και τη
29 δημιουργία ενός σήματος Αυθεντικοποίησης, το δεύτερο block επίσης παράγει ένα σήμα
30 Αυθεντικοποίησης και στη συνέχεια αυτά τα δύο σήματα συνδυάζονται για να
31 δημιουργήσουν το τελικό σήμα. Λειτουργεί με τον εξής τρόπο: αρχικά λαμβάνει ένα
32 κείμενο μεταβλητού μήκους, μεταβαλλόμενου μεγέθους σχετικά δεδομένα, nonce
33 συγκεκριμένου μεγέθους 96bits και κλειδί ορισμένου μεγέθους 128bits. Η έξοδος που
34 παράγει είναι ένα κρυπτογραφημένο κείμενο μεταβλητού μήκους. Κατά την
35 αποκρυπτογράφηση το κείμενο ανακτάται από ένα έγκυρα κρυπτογραφημένο μήνυμα
36 διαφορετικά δεν επιστρέφεται τίποτα. Αλγόριθμοι όπως ο Grain-128AEADv2 προσφέρουν
37 προστασία από επιθέσεις όπως: επίθεση ανάκτησης κλειδιού, επίθεση στο κανάλι
38 επικοινωνίας και κάθε είδους επίθεση που σκοπό έχει την ανάκτηση του μηνύματος και την
39 αλλοίωση αυτού.



Σχήμα 1 – Απεικόνιση δομικών στοιχείων Grain-128AEADv2

2.2.1 IoT (Internet Of Things)

Ωστόσο προτού ασχοληθούμε με το τρόπο λειτουργίας του Grain-128AEADv2 ας ανακαλύψουμε ποιο σκοπό εξυπηρετεί ο αλγόριθμος αυτός και τι ακριβώς είναι το Internet Of Things. Όταν μιλάμε για το IoT (Internet Of Things) αναφερόμαστε σε ένα δίκτυο συσκευών με φυσική υπόσταση όπως αισθητήρες, αυτοκίνητα, ή ακόμα και οικιακές συσκευές καθώς και οποιοδήποτε συσκευή, η οποία έχει ενσωματωμένο κύκλωμα και λογισμικό, όπως και την δυνατότητα σύνδεσης σε δίκτυο αποκτώντας έτσι την ικανότητα να λάβει και να στείλει πληροφορίες.

Το IoT είναι ικανό να εξελίξει πολλούς κλάδους όπως η βιομηχανία και η ιατρική λόγω της αδιάκοπης και φαινομενικά στιγμιαίας επικοινωνίας των συσκευών, βελτιώνοντας σημαντικά την απόδοση, την αυτοματοποίηση των λειτουργιών και τη παροχή στοχευμένων πληροφοριών σε πραγματικό χρόνο.

Με την αύξηση του πλήθους των συσκευών IoT, αυξάνονται σημαντικά οι δυνατότητες όπως και οι κίνδυνοι, δημιουργώντας τρωτά σημεία στην ασφάλεια του εκάστοτε δικτύου. Ως επί το πλείστον, οι συσκευές αυτές χρησιμοποιούνται σε μη ελεγχόμενα περιβάλλοντα και πολλές φορές έχουν περιορισμένη επεξεργαστική ισχύ και μνήμη. Καθίστανται, λοιπόν, ανίκανες ως προς την υλοποίηση πολύπλοκων πρωτοκόλλων ασφαλείας.

Για την αντιμετώπιση αυτών των θεμάτων ασφαλείας απαιτούνται αλγόριθμοι κρυπτογραφίας σχεδιασμένοι ειδικά για αυτές τις συσκευές. Ένας από αυτούς είναι ο Grain-128AEADv2, ο οποίος προστατεύει τα δεδομένα και εξασφαλίζει την ακεραιότητά τους κατά τη μετάδοση στο δίκτυο. Ο Grain-128AEADv2 χρησιμοποιείται τόσο για την

1 κρυπτογράφηση όσο και για την αποκρυπτογράφηση των δεδομένων που στέλνονται μεταξύ
2 IoT συσκευών.

3 Σύμφωνα με άρθρο του FORBES τους πρώτους έξι μήνες του 2019 οι επιθέσεις αυξήθηκαν
4 κατακόρυφα, φτάνοντας το αστρονομικό νούμερο των 2.9 δισεκατομμυρίων έναντι των 800
5 εκατομμυρίων για το δεύτερο μισό του 2018 [18]. Επίσης, σύμφωνα με αναφορές για τους
6 πρώτους 2 μήνες το 2023 παρατηρήθηκε αύξηση 41% των εβδομαδιαίων επιθέσεων σε
7 σύγκριση με το 2022 με τους περισσότερους από τους πληγέντες οργανισμούς να βρίσκονται
8 στην Ευρώπη [19]. Η ύπαρξη, επομένως, και η χρήση των αλγορίθμων κρυπτογραφίας είναι
9 μεγίστης σημασίας για τη προστασία των δεδομένων και για τη διατήρηση της ακεραιότητας
10 των συστημάτων. Έχει μεγάλη αξία η χρήση ασφαλών αλγορίθμων κρυπτογραφίας κατά την
11 ανάπτυξη και υλοποίηση IoT συστημάτων.

12

13 2.3 Προδιαγραφές Grain-128AEADv2

14 Σε αυτή την ενότητα θα αναλύσουμε τα δομικά στοιχεία και τις συναρτήσεις που
15 χρησιμοποιούνται, την διαδικασία αρχικοποίησης, το τρόπο λειτουργίας και τις διαδικασίες
16 κρυπτογράφησης και από-κρυπτογράφησης.

17

18 2.3.1 Δομικά στοιχεία και συναρτήσεις

19 Όπως έχουμε δει ήδη στο σχήμα 1, ο αλγόριθμος αποτελείται από δυο βασικά block: το pre-
20 output generator και το authenticator generator. Το 1ο Μπλοκ (Pre-output generator)
21 αποτελείται από τα εξής στοιχεία: καταχωρητής μετατόπισης γραμμικής ανάδρασης (LFSR),
22 καταχωρητής μετατόπισης μη γραμμικής ανάδρασης (NFSR), μία συνάρτηση Pre-output.
23 Το 2ο Μπλοκ (Authenticator generator) αποτελείται από ένα καταχωρητή (Register) και ένα
24 συσσωρευτή (Accumulator, short term register). Στη συνέχεια, θα περιγράψω αναλυτικά το
25 κάθε ένα από αυτά. Πρώτα, όμως, θα περιγράψω το τρόπο λειτουργίας, ο οποίος είναι ο
26 ακόλουθος:

27 Αρχικά το Δομικό στοιχείο 1 παράγει μια ροή από ψευδο-τυχαία bits, τα οποία
28 χρησιμοποιούνται για την κρυπτογράφηση και την ετικέτα ελέγχου αυθεντικότητας. Έστω
29 ότι τα δεδομένα του 128-bit μεγέθους LFSR είναι $S_t = [S_0^t, S_1^t, \dots, S_{127}^t]$ και τα δεδομένα του
30 επίσης 128-bit μεγέθους NFSR είναι $B_t = [B_0^t, B_1^t, \dots, B_{127}^t]$. Αυτοί οι δύο καταχωρητές
31 ολίσθησης αντιπροσωπεύουν 256-bit της κατάστασης του Pre-output Generator. Το
32 πολυώνυμο ανατροφοδότησης του LFSR, που ορίζεται στο GF(2) (πεδίο δύο στοιχείων) και
33 συμβολίζεται ως $f(x)$, ορίζεται ως εξής:

$$34 \quad f(x) = 1 + x^{32} + x^{47} + x^{58} + x^{90} + x^{121} + x^{128}$$

35 Αντίστοιχα η συνάρτηση ανανέωσης του LFSR δίνεται από την εξίσωση:

$$36 \quad S_{127}^{t+1} = S_i^t + S_7^t + S_{38}^t + S_{70}^t + S_{81}^t + S_{96}^t$$

$$37 \quad = L(S_t)$$

1 Το μη γραμμικό πολυώνυμο ανατροφοδότησης του NFSR, που συμβολίζεται με $g(x)$ και
2 ορίζεται επίσης στο $GF(2)$, ορίζεται ως εξής:

$$3 \quad g(x) = 1 + x^{32} + x^{47} + x^{58} + x^{90} + x^{121} + x^{128} + x^{44}x^{60} + x^{61}x^{125} + x^{63}x^{67}$$

$$4 \quad \quad \quad + x^{69}x^{101} + x^{80}x^{88} + x^{110}x^{111} + x^{115}x^{117} + x^{46}x^{50}x^{58} + x^{103}x^{104}x^{106}$$

$$5 \quad \quad \quad + x^{33}x^{35}x^{36}x^{40}$$

6 Και η αντίστοιχη συνάρτηση ανανέωσης είναι η ακόλουθη:

$$8 \quad b_{127}^{t+1} = s_0^t + b_0^t + b_{26}^t + b_{56}^t + b_{91}^t + b_{96}^t + b_3^t b_{67}^t + b_{11}^t b_{13}^t$$

$$9 \quad \quad \quad + b_{17}^t b_{18}^t + b_{27}^t b_{59}^t + b_{40}^t b_{48}^t + b_{61}^t b_{65}^t + b_{68}^t b_{84}^t$$

$$10 \quad \quad \quad + b_{22}^t b_{24}^t b_{25}^t + b_{70}^t b_{78}^t b_{82}^t + b_{88}^t b_{92}^t b_{93}^t b_{95}^t$$

$$7 \quad \quad \quad = s_0^t + F(B_t)$$

11 Εννέα μεταβλητές κατάστασης λαμβάνονται ως είσοδος σε μια λογική συνάρτηση $h(x)$. Μια
12 μεταβλητή κατάστασης ανήκει στο σύνολο των μεταβλητών που χρησιμοποιούνται για να
13 περιγράψουν τη μαθηματική «κατάσταση» ενός δυναμικού συστήματος. Για την $h(x)$
14 χρησιμοποιούνται 2-bit από την NFSR και επτά από την LFSR και ορίζεται ως εξής:

$$15 \quad h(x) = x_0x_1 + x_2x_3 + x_4x_5 + x_6x_7 + x_0x_4x_8,$$

16 όπου οι μεταβλητές x_0, \dots, x_8 αντιστοιχούν σε συγκεκριμένες μεταβλητές κατάστασης
17 εντός του Grain-128AEADv2 με την εξής σειρά: $b_{12}^t, s_8^t, s_{13}^t, s_{20}^t, b_{95}^t, s_{42}^t, s_{60}^t, s_{79}^t$ και s_{94}^t . Η
18 έξοδος του Pre-output Generator δίνεται από την συνάρτηση:

$$19 \quad y_t = h(x) + s_{93}^t + \sum_{j \in A} b_j^t$$

20 Όπου $A = \{2, 15, 36, 45, 64, 73, 89\}$.

21 Ο Authenticator generator αποτελείται από ένα καταχωρητή ολίσθησης, ο οποίος κρατάει
22 αποθηκευμένα τα 64 πιο πρόσφατα μονά bits της συνάρτησης Pre-output, και από έναν
23 συσσωρευτή. Το μέγεθος και των δύο είναι 64-bits. Θέτουμε, λοιπόν, το περιεχόμενο του
24 συσσωρευτή τη χρονική στιγμή i ως $A_i = a_0^i, a_1^i, \dots, a_{63}^i$. Παρομοίως, θέτουμε το
25 περιεχόμενο του καταχωρητή ολίσθησης ως $R_i = r_0^i, r_1^i, \dots, r_{63}^i$.

26

27 2.3.2 Φάση αρχικοποίησης

28 Πρωτού η Pre-output μπορεί να χρησιμοποιηθεί ως keystream(ακολουθία bits) πρέπει να
29 αρχικοποιηθεί η κατάσταση τόσο του Pre-output generator όσο και οι καταχωρητές του
30 authenticator generator με ένα κλειδί και η nonce. Χαρακτηρίζω λοιπόν τα bits του κλειδιού
31 ως: $k_i, 0 \leq i \leq 127$ και τα bits της nonce $IV_i, 0 \leq i \leq 95$. Στη συνέχεια, η κατάσταση
32 αρχικοποιείται ως εξής: τα 128-bits του NFSR φορτώνονται με τα bits του κλειδιού όπου
33 $b_i^0 k_i, 0 \leq i \leq 127$ και τα πρώτα 96-bits του LFSR φορτώνονται με τα bits της nonce όπου
34 $S_i^0 = IV_{ij}, 0 \leq i \leq 95$. Τα υπόλοιπα 32-bits του LFSR φορτώνονται με 31 άσους και 1

1 μηδέν, $S_i^0 = 1, 96 \leq i \leq 126, S_{127}^0 = 0$. Στη συνέχεια ο αλγόριθμος χρονίζεται 320 φορές,
 2 κάνοντας την πράξη XOR με τη συνάρτηση Pre-output με τη είσοδο του LFSR και του
 3 NFSR:

$$4 \quad s_{127}^{t+1} = L(S_t) + y_t, \quad 0 \leq t \leq 319$$

$$5 \quad b_{127}^{t+1} = s_0^t + F(B_t) + S_t, \quad 0 \leq t \leq 319$$

6 (Στο σχήμα 2 παρουσιάζεται η υλοποίηση της XOR και στο σχήμα 3 ο πίνακας αληθείας
 7 της)

8

9 Στη συνέχεια, ο αλγόριθμος χρονίζεται 64 φορές ακόμα, εισάγοντας ξανά το κλειδί,
 10 κάνοντας ξανά την πράξη XOR με το κλειδί και τις εισόδους των LFSR & NFSR αντίστοιχα:

$$11 \quad s_{127}^{t+1} = L(S_t) + K_{t-256}, \quad 320 \leq t \leq 383$$

$$12 \quad b_{127}^{t+1} = s_0^t + F(B_t) + K_{t-320}, \quad 320 \leq t \leq 383$$

13 Εφόσον ολοκληρωθεί η διαδικασία αρχικοποίησης του Pre-output Generator, ξεκινά η
 14 αρχικοποίηση του Authenticator generator φορτώνοντας τον καταχωρητή και τον
 15 συσσωρευτή με τον εξής τρόπο:

$$16 \quad \alpha_j^0 = y_{384+j}, \quad 0 \leq j \leq 63$$

$$17 \quad r_j^0 = y_{448+j}, \quad 0 \leq j \leq 63$$

18 Αφού αρχικοποιηθούν ο καταχωρητής και ο συσσωρευτής ο LFSR ανανεώνεται στιγμιαία:

$$19 \quad s_{127}^{t+1} = L(S_t), \quad 384 \leq t \leq 511$$

20 Και ο NFSR ανανεώνεται επίσης:

$$21 \quad b_{127}^{t+1} = s_0^t + F(B_t), \quad 384 \leq t \leq 511$$

22 Τέλος όταν ο αλγόριθμος έχει αρχικοποιηθεί πλήρως η κατάσταση των LFSR & NFSR
 23 δίνονται από τα S_{512} και B_{512} αντίστοιχα η κατάσταση του καταχωρητή και του
 24 συσσωρευτή δίνεται από τα R_0 και A_0 . Η διαδικασία της αρχικοποίησης παρουσιάζεται στο
 25 σχήμα 4.

26

27




1
2
3

Σχήμα 2 – Υλοποίηση της XOR με λογικές πύλες

Input		Output
A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

4
5
6
7
8
9
10
11

Σχήμα 3 – Πίνακας αληθείας της XOR



Σχήμα 4 – Παρουσίαση της αρχικοποίησης του Grain-128AEADv2

1

2

3

4

5 2.3.3 Παρουσίαση λειτουργίας

6 Έστω πως έχουμε μήνυμα m με μήκος L , άρα m_0, m_2, \dots, m_{L-1} , θέτουμε $m_L = 1$ ώστε να
 7 διασφαλίσουμε πως m και $m||0$ έχουν διαφορετικές τιμές. Εφόσον, αρχικοποιηθεί το Pre-
 8 output generator, χρησιμοποιείται για να δημιουργήσει το keystream με Z_i bits για
 9 κρυπτογράφηση και Z'_i για την αυθεντικοποίηση για την ενημέρωση του καταχωρητή του
 10 authenticator generator.

$$11 \quad Z_i = y_{512+2i},$$

12 Για παράδειγμα, κάθε ζυγό bit (μετρώντας από το μηδέν) από το Pre-output generator
 13 χρησιμοποιείται ως keystream bit. Τα bits αυθεντικοποίησης δημιουργούνται ως εξής:

$$14 \quad Z'_i = y_{512+2i+1}$$

15 Άρα κάθε μονό bit από το pre-output generator λογίζεται ως bit αυθεντικοποίησης.
 16 Συνεχίζοντας, το μήνυμα κρυπτογραφείται ως εξής:

$$17 \quad c_i = m_i \oplus z_i, \quad 0 \leq i < L$$

18 Ο συσσωρευτής ανανεώνεται ως εξής:

$$19 \quad a_j^{i+1} = a_j^i + m_i r_j^i, \quad 0 \leq j \leq 63, \quad 0 \leq i < L$$

20 Και τέλος ο καταχωρητής ολίσθησης ανανεώνεται όπως φαίνεται παρακάτω:

$$21 \quad r_{63}^{i+1} = z'_i,$$

$$r_j^{i+1} = a_{j+1}^i, \quad 0 \leq j \leq 62$$

2

3 2.3.4 Περιορισμοί ροής κλειδιού

4 Οι αλγόριθμοι της οικογένειας Grain έχουν σχεδιαστεί να υποστηρίζουν την κρυπτογράφηση
5 μεγάλων κομματιών δεδομένων χρησιμοποιώντας το ίδιο ζευγάρι κλειδιού και nonce. Ο
6 Grain-128AEADv2, ωστόσο, περιορίζει τον αριθμό των keystream bits για κάθε ζεύγος
7 key/nonce σε 280, επομένως ο αριθμός των pre-output bits που μπορούν να παραχθούν για
8 ένα ζεύγος είναι 281.

9

10 2.3.5 Authenticated Encryption with Associated Data (AEAD)

11 Το μοντέλο κρυπτογράφησης AEAD παρέχει τόσο εμπιστευτικότητα όσο και ακεραιότητα
12 για το κρυπτογραφημένο κείμενο, μπορεί εν τέλει να κρυπτογραφήσει το κείμενο και να
13 εγγυηθεί για την ακεραιότητα του «αντικειμένου» που κρυπτογραφεί. Παρ' όλ' αυτά
14 υποστηρίζει την πιστοποίηση της ακεραιότητας των δεδομένων, τα οποία δεν είναι
15 κρυπτογραφημένα. Ο Grain-128AEADv2 το επιτυγχάνει αυτό δίνοντας τη τιμή μηδέν σε
16 ορισμένα bits ($y_{512} + 2i$) τα οποία δε θα κρυπτογραφηθούν αλλά θα πρέπει να
17 επαληθευτούν. Στην ουσία μπορεί να ελέγχει σε επίπεδο bit τα σχετικά δεδομένα και
18 μπορούν να εμφανιστούν οπουδήποτε μέσα στο μήνυμα.

19 Ας δούμε λοιπόν τι ακριβώς σημαίνει αυτό. Θα φτιάξουμε μια AEAD mask με την οποία
20 μπορεί κάποιος να ελέγξει σε ένα μήνυμα ποιο κομμάτι του θα κρυπτογραφηθεί και
21 πιστοποιηθεί. Η μάσκα αυτή μπορεί να ελέγξει σε κείμενο ποια bit θα κρυπτογραφηθούν και
22 ποια μόνο θα αυθεντικοποιηθούν. Τα bits τα οποία μόνο αυθεντικοποιούνται ονομάζονται
23 Associated Data (σχετικά δεδομένα). Η μάσκα AEAD παράγεται συνήθως από την nonce και
24 ο σκοπός της είναι να εξασφαλίσει πως οι λειτουργίες κρυπτογράφησης και
25 αυθεντικοποίησης εκτελούνται μόνο στα κατάλληλα bits του μηνύματος. Θα θέσουμε:

$$26 \quad d = d_0, d_1, \dots, d_{L-1}$$

27 Με το τρόπο αυτό δηλώνουμε τα bit που θα κρυπτογραφηθούν. Αν η μάσκα περιέχει μόνο
28 άσσους (δηλαδή όχι σχετικά δεδομένα), η κρυπτογράφηση γίνεται όπως φαίνεται στο σχήμα
29 5, ενώ αν η μάσκα περιέχει μηδενικά γίνεται με τον ακόλουθο τρόπο:

$$30 \quad c_i = m_i \oplus z_i * d_i, \quad 0 \leq i < L$$

31 και ανάλογα γίνεται και η αποκρυπτογράφηση. Η μάσκα AEAD πρέπει να είναι
32 προκαθορισμένη για το πρωτόκολλο που χρησιμοποιεί ο Grain-128AEADv2. Η χρήση μιας
33 τέτοιας παρέχει μεγάλη ευελιξία, καθώς επιτρέπει την ύπαρξη μη κρυπτογραφημένων
34 δεδομένων, όχι μόνο στο αρχικό μέρος ενός πακέτου δυαδικών ψηφίων, αλλά μπορούν να
35 υπάρχουν μη κρυπτογραφημένα δεδομένα σε οποιαδήποτε θέση μέσα στο πακέτο. Με άλλα
36 λόγια, προσφέρει μεγάλη ευελιξία στη σχεδίαση του πρωτοκόλλου. Γεννιέται έτσι το
37 μειονέκτημα πως ο αλγόριθμος παράγει κάποια bits τα οποία δεν μπορούν να

1 χρησιμοποιηθούν ούτε στην κρυπτογράφηση αλλά ούτε στην αυθεντικοποίηση. Ωστόσο,
2 αφού δεν υπάρχει οποιοδήποτε επιπλέον κόστος στο να συμπεριληφθούν μη-
3 κρυπτογραφημένα δεδομένα στην κρυπτογράφηση θεωρείται αποτελεσματική λύση.

4 Όταν χρησιμοποιούμε μεταβλητού μήκους σχετικά δεδομένα πρέπει να δώσουμε ιδιαίτερη
5 σημασία. Αν θέλουμε να αφήσουμε τα πρώτα X bits του κειμένου χωρίς κρυπτογράφηση,
6 και να κρυπτογραφήσουμε τα υπόλοιπα ($x-L$ bits), μπορούμε να πούμε ότι $d_i = \mathbf{0}$, αν $i < x$
7 το bit δεν είναι κρυπτογραφημένο ενώ αν $d_i = \mathbf{1}$ είναι κρυπτογραφημένο. Η παραπάνω
8 συνθήκη μας βοηθάει να κρυπτογραφήσουμε το κείμενο. Εάν έχουμε κρυπτοκείμενο (ad,
9 μήκος ad X , μήνυμα, MAC) με μορφή:

$$10 \quad ((m_0, m_1, \dots, m_{x-1}), x, (m_x, m_{x+1}, \dots), t)$$

11 Και αντικατασταθεί με κρυπτοκείμενο της μορφής:

$$12 \quad ((m_0, m_1, \dots, m_{x-1}, m_x), x + 1, (m_{x+1}, m_{x+2}, \dots), t)$$

13 Καταλήγουμε στο συμπέρασμα πως όταν έχουμε μεταβλητού μήκους σχετικά δεδομένα,
14 είναι σημαντικό να διασφαλιστεί ότι οποιεσδήποτε δυνητικές επιθέσεις σε επίπεδο
15 πρωτοκόλλου αντιμετωπίζονται κατάλληλα, κάτι που ισχύει καθώς από το παράδειγμα
16 διαφαίνεται πως δεν αναιρείται η εγκυρότητα του MAC καθώς παράγεται ανεξάρτητα από
17 αυτές τις μεταβολές.

18

19 2.3.6 Χρήση Grain-128AEADv2 με το API του NIST

20 Σε αυτό το κεφάλαιο θα περιγράψει η λειτουργία του Grain-128AEADv2 βάσει του API
21 (Application Programming Interface) του NIST, η οποία είναι μια διεπαφή από το Εθνικό
22 Ινστιτούτο Προτύπων και Τεχνολογίας για την υλοποίηση κρυπτογραφικών πρωτοκόλλων.
23 Αρχικά θα καθοριστεί το τι συμβολίζει το γράμμα, m είναι το μήνυμα που θα σταλεί στο API
24 και θα κρυπτογραφηθεί, m' υποδηλώνει τη πλήρη συμβολοσειρά που χρησιμοποιείται από το
25 πυρήνα του αλγορίθμου. Αντίστοιχα, το c είναι το κρυπτοκείμενο, περιλαμβάνει τη
26 κρυπτογραφημένη συμβολοσειρά και τις πληροφορίες επαλήθευσης ταυτότητας, c' είναι η
27 συμβολοσειρά που αποκρυπτογραφείται και περιλαμβάνει και τα σχετικά δεδομένα. Αξίζει
28 να σημειωθεί ότι το API του NIST “byte oriented”, που σημαίνει ότι για να
29 πραγματοποιηθούν οι λειτουργίες τα δεδομένα χωρίζονται τα οποία είναι χωρισμένα σε
30 bytes. Αυτή η ιδιαιτερότητα του συγκεκριμένου API δεν θέτει σημαντικούς περιορισμούς
31 στον αλγόριθμο αλλά το bit που ορίζει το αρχικό κείμενο αντί για ‘1’ θα είναι 0x80, όπου
32 λόγω του σχεδιασμού του αυθεντικοποιητή είναι ισοδύναμες.

33

34

35

36

37

1 2.3.6.1 Κρυπτογράφηση

2 Για τη συγκεκριμένη περίπτωση του NIST λογισμικού API, προτείνουμε να
3 χαρτογραφήσουμε την είσοδο σε bytes (ad, ad length, message, message length) σε μια
4 συμβολοσειρά m' με τον τρόπο που ακολουθεί.

$$5 \quad m' = \text{Encode}(\text{ad length})\|\text{ad}\|\text{m}\|0\text{x}80$$

6 Όπου $\text{Encode}() = y$ είναι η συνάρτηση με την οποία ένας ακέραιος αριθμός μετατρέπεται
7 στην αντίστοιχα δυαδικά ακολουθία με συγκεκριμένο μήκος. Αν το πρώτο bit του y είναι 0,
8 τότε τα υπόλοιπα 7 bytes αντιπροσωπεύουν έναν κωδικό για τον αριθμό των bytes στα
9 σχετιζόμενα δεδομένα (έως και 127 bytes). Αντίθετα, εάν το πρώτο byte στον αριθμό y
10 ξεκινά με 1, τα υπόλοιπα 7 bits αντιπροσωπεύουν έναν κωδικό για τον αριθμό των bytes που
11 ακολουθούν για να περιγράψουν το μήκος (σε bytes) των σχετικών δεδομένων. Στη
12 προκειμένη περίπτωση το πρώτο byte του y , ακολουθείται από τα bytes που περιγράφουν το
13 μήκος. Στην συνέχεια, κρυπτογραφείται και αυθεντικοποιείται το m' με το μοντέλο AEAD
14 με χρήση της μάσκας $d_i = 0$ για όλα τα bits που ισχύει $i < M$, όπου το M υποδηλώνει το
15 μήκος της συμβολοσειράς $(\text{ad length})\|\text{ad}$. Αντίστοιχα για $i \geq M$, $d_i = 1$. Η περίληψη της
16 AEAD κρυπτογράφησης του αλγορίθμου με χρήση του API του NIST δίνεται στο σχήμα 6

17

Input: ad, adlen, m, mlen, k, nonce

Output: c

1. Initialize generator with k and nonce
2. Construct $m' = (\text{Encode}(\text{adlen})\|\text{ad}\|\text{m}\|0\text{x}80)$
3. Let
4. $M = \text{bit length of } \text{Encode}(\text{adlen})\|\text{ad}$
5. $d_i = 0, (0 \leq i \leq M - 1)$
6. $d_i = 1, (M \leq i \leq M + \text{mlen} - 1)$
7. **Encrypt** using $c'_i = m'_i \oplus z_i d_i, (0 \leq i \leq M + \text{mlen} - 1)$
8. **Authenticate** using z'_1 and generate $A_{M+\text{mlen}+1}$
9. $c = (c'_M, c'_{M+1}, \dots, c'_{M+\text{mlen}-1})\|A_{M+\text{mlen}+1}$
10. return c

18

Σχήμα 5 – AEAD Encrypt with NIST API

19

20 2.3.6.2 Αποκρυπτογράφηση


21 Στην πλευρά του παραλήπτη αρχικά πρέπει να επαληθευτή ο MAC (Message Authentication
22 Code) και να εκτελεστεί η αποκρυπτογράφηση. Το API παίρνει ως είσοδο τα σχετικά
23 δεδομένα και το κρυπτοκείμενο c το οποίο αποτελείται από το κρυπτογραφημένο μήνυμα
24 και το MAC. Το μήκος των σχετικών δεδομένων είναι κωδικοποιημένο, και προστίθεται το
25 “padding” για να διαμορφωθεί το c' . Το m' υπολογίζεται ως εξής:

$$26 \quad m'_i = c'_i \oplus z_i \cdot d_i, \quad 0 \leq i < L$$

1 Σημαντικό βήμα της αποκρυπτογράφησης είναι η σύγκριση του MAC που συνόδευσε το
 2 μήνυμα με το MAC που υπολογίστηκε από το m' . Αφού συγκριθούν τα 64-bits MAC
 3 δημιουργείται ένας δείκτης γνωστός ως “flag” όπου αν πάρει τη τιμή 0 τα MAC είναι ίδια,
 4 διαφορετικά παίρνει τη τιμή -1. Η σύγκριση αυτή αποτελεί βασικό στοιχείο της
 5 αποκρυπτογράφησης. Η περίληψη της AEAD αποκρυπτογράφησης του αλγορίθμου με
 6 χρήση του API του NIST δίνεται στο σχήμα 7. Επίσης να σημειωθεί πως το “padding” είναι
 7 0x80, το οποίο οφείλεται στη “byte oriented” φύση του API.

8

9



10

Σχήμα 6 – AEAD Decrypt with NIST API

11

12 2.4 Σχεδιαστική λογική Grain-128AEADv2

13 Αυτή η ενότητα παρουσιάζει σύντομα την οικογένεια των αλγορίθμων Grain και πως ο
 14 σχεδιασμός τους έχει εξελιχθεί μέχρι σήμερα. Επιπλέον, θα γίνει αναφορά ανάμεσα στις
 15 διαφορές του Grain-128a και του υπό εξέταση για αυτήν πτυχιακή Grain-128AEADv2.

16

17 2.4.1 Ιστορική αναδρομή της οικογένειας Grain

18 Η οικογένεια των αλγορίθμων κρυπτογράφησης ροής Grain βασίζεται στην ιδέα πίσω από το
 19 Nonlinear Filter generator (NLF) . Σε ένα μη γραμμικό φίλτρο, ο LFSR χρησιμοποιείται για
 20 να παράσχει μια ακολουθία με μεγάλη περίοδο, και μια μη γραμμική συνάρτηση, που

1 παίρνει μέρη της ακολουθίας του LFSR ως είσοδο, χρησιμοποιείται για να προσθέσει μη
2 γραμμικότητα στην ακολουθία των κλειδιών. Η ασφάλεια ενός μη NLF εξαρτάται από τις
3 ιδιότητες της μη γραμμικής συνάρτησης που χρησιμοποιείται. Ωστόσο, έχει αποδειχθεί ότι η
4 σχεδίαση ενός ασφαλούς NLF με λογικό μέγεθος υλικού είναι πολύ δύσκολη διαδικασία,
5 καθώς υπάρχουν πολλά εμπόδια που μπορούν να οδηγήσουν σε κενά ασφαλείας. Για το λόγο
6 αυτό, έχει γίνει πολύς κόπος στην ανάλυση και βελτίωση του σχεδιασμού NLF.
7 Συγκεκριμένα, έχει αποδειχθεί ότι οι «αλγεβρικές επιθέσεις» είναι πολύ αποτελεσματικές
8 κατά του σχεδιασμού με χρήση NLF. Οι αλγεβρικές επιθέσεις βασίζονται στη χρήση
9 αλγεβρικών εξισώσεων για να εξάγουν πληροφορίες για το κρυπτόςστημα. Αυτές οι
10 επιθέσεις έχουν επιτυχία κατά των μη γραμμικών γεννητριών φίλτρου, όπως οι συναρτήσεις
11 στην οικογένεια Grain, διότι μπορούν να αποκαλύψουν τις αλγεβρικές σχέσεις μεταξύ των
12 μεταβλητών που χρησιμοποιούνται. Αυτό μπορεί να αποκαλύψει κλειδιά και να επιτρέψει
13 στον επιτιθέμενο να αποκρυπτογραφήσει τα δεδομένα [6] [7].

14 Ο grain είναι ένας αλγόριθμος κρυπτογραφίας ροής που χρησιμοποιεί ένα συνδυασμό LFSR
15 και NFSR για τη δημιουργία μιας ροής κλειδιών. Για να ενισχυθεί η ασφάλεια του
16 αλγορίθμου έναντι αλγεβρικών επιθέσεων προστέθηκε ένα επιπλέον NFSR στο μη γραμμικό
17 συνδυαστή. Η αρχική έκδοση του αλγορίθμου υποβλήθηκε σε κρυπτανάλυση και έτσι
18 αναδείχθηκε η ανάγκη για μεγαλύτερη αντοχή και μη γραμμικότητα στις μη γραμμικές
19 συναρτήσεις, ώστε να αυξηθεί η άμυνά του σε αλγεβρικές επιθέσεις. Αυτό είχε ως
20 αποτέλεσμα την δημιουργία μιας τροποποιημένης έκδοσης γνωστή ως Grain v1 [8], η οποία
21 επιλέχθηκε για το τελικό κατάλογο του eSTREAM. Η Grain v1 χρησιμοποιεί ένα κλειδί 80
22 bit, ενώ προτάθηκε μια έκδοση με 128-bit κλειδί [9]. Παρότι οι αρχικές εκδόσεις του Grain
23 υπέστησαν ανάλυση ασφαλείας και κρυπτανάλυση από μερικούς ερευνητές, το σχέδιο
24 βελτιώθηκε και εξελίχθηκε σε διαφορετικές εκδόσεις με την πάροδο του χρόνου. Η Grain-
25 128 σχεδιάστηκε πιο αποτελεσματικά από την αρχική έκδοση του Grain, αλλά η επίθεση
26 κρυπτανάλυσης αποκάλυψε κάποιες αδυναμίες στο σχεδιασμό του [11]. Η Grain-128a
27 πρότεινε τη χρήση ενός συναρτησιακά πλούσιου σχήματος παραγωγής και πρόσθεσε μια
28 προαιρετική λειτουργία αυθεντικοποίησης. Παρά τις βελτιώσεις στον σχεδιασμό του Grain-
29 128, η έκδοση αυτή δεν θεωρείται σήμερα ασφαλής και δεν πρέπει να χρησιμοποιείται. [10]
30 [12].

31 Το σχέδιο που προτάθηκε για τους Γύρους 1 και 2 της διαδικασίας lightweight cryptography
32 του NIST, ο Grain-128AEAD, βασίζεται στενά στον Grain-128a, χρησιμοποιώντας τις ίδιες
33 συναρτήσεις ανατροφοδότησης και εξόδου. Ωστόσο, έχουν γίνει μικρές τροποποιήσεις για
34 να προστεθεί ασφάλεια και να μεγιστοποιήσει την ανθεκτικότητα του σε επίθεσεις γρήγορης
35 συσχέτισης (Fast correlation attack) [14]. Το σχέδιο που προτάθηκε για τον 3ο γύρο της
36 διαδικασίας, ο Grain-128AEADv2, βασίζεται στο Grain-128AEAD. Προστίθεται μια αλλαγή
37 στο τμήμα αρχικοποίησης για να προστατευτεί από επίθεση ανακατασκευής του κλειδιού
38 από μια γνωστή κατάσταση όπως προτείνεται στο [15].

39

40

41

1 2.4.2 Grain-128AEADv2: Η αναβάθμιση

2 Όπως στους περισσότερους αλγορίθμους ροής, στο σχεδιασμό του Grain παρατηρείται
3 μεγάλη έμφαση στις επιθέσεις γνωστές ως «State recovery attacks after initialization». Στις
4 επιθέσεις αυτές ο επιτιθέμενος προσπαθεί να ανακτήσει τη κατάσταση του συστήματος αφού
5 αυτό έχει αρχικοποιηθεί χρησιμοποιώντας μια γνωστή κατάσταση. Το νέο μοντέλο του Grain,
6 υιοθετεί μια στρατηγική άμυνας που προσφέρει μέτρα προστασίας ενάντια σε τέτοιου είδους
7 επιθέσεις αλλά και για πιο ισχυρές επιθέσεις. Με άλλα λόγια ο σκοπός είναι να παρέχεται
8 ολοκληρωμένη και αποτελεσματική προστασία ενάντια σε κάθε απειλή.

9 Ο νέος στόχος ασφαλείας που τίθεται για τον Grain-128AEADv2 είναι η μείωση της
10 δυνατότητας του επιτιθέμενου να ανακατασκευάσει το κλειδί βασιζόμενος στην κατάσταση
11 που γνωρίζει. Αυτό επιτυγχάνεται με προσθήκες στην φάση της αρχικοποίησης.

12 Οι ιδιότητες του Grain-128AEADv2 είναι:

- 13 • Ο αλγόριθμος κατά την αρχικοποίηση του χρονίζεται 320 φορές, πολύ περισσότερες
14 από τις 64 της προηγούμενης έκδοσης του. Έτσι, όλες οι αναλύσεις που έχουν γίνει
15 σε αυτό το κομμάτι συνεχίζουν να ισχύουν.
- 16 • Χρονίζεται επιπλέον 64 φορές για την επαναφορά του κλειδιού, πρώτου οι
17 καταχωρητές A και R αρχικοποιηθούν σε 128 κύκλους ρολογιού.
- 18 • Ο καταχωρητής και ο συσσωρευτής αρχικοποιούνται μετά την επαναφορά του
19 κλειδιού, άρα όποια κρυπτανάλυση είχε πραγματοποιηθεί σε αυτούς δεν ισχύει
20 πλέον.
- 21 • Τέλος, με την αύξηση του χρόνου αρχικοποίησης κατά 33% ($\approx 100 * (512/384 -$
22 $1)$), αναμένεται πως ο Grain-128AEADv2 θα προσφέρει ένα καλό συμβιβασμό
23 ανάμεσα στην ασφάλεια και την απόδοση υλικού.

24

25 2.4.3 Σύγκριση Grain-128a & Grain-128AEADv2

26 Ο Grain-128AEADv2 βασίζεται στον Grain-128a. Ωστόσο, φέρει αρκετές τροποποιήσεις οι
27 περισσότερες εκ των οποίων προστέθηκαν κατά κύριο λόγο για τον διαγωνισμό του NIST,
28 αλλά και από τις πρόσφατες ανακαλύψεις στον τομέα της κρυπτογραφίας.

29 Ο συσσωρευτής και ο καταχωρητής έχουν αυξηθεί στα 64-bit από τα 32-bit για μπορούν
30 δημιουργήσουν ετικέτες αυθεντικοποίησης (MAC) μεγαλύτερου μεγέθους (64-bit).

31 Ο Grain-128a υποστήριζε λειτουργία κρυπτογράφησης δίχως αυθεντικοποίηση. Αυτό του
32 έδινε τη δυνατότητα να λειτουργήσει με «λιγότερο» υλικό καθώς εξαλειφόταν η ανάγκη δύο
33 επιπλέον καταχωρητών και η σχετική λογική τους θα μπορούσε να παραλειφθεί από την
34 υλοποίηση του συστήματος. Επιπλέον, η λειτουργία αυτή ήταν πιο αποδοτική καθώς δεν
35 περιλάμβανε την αρχικοποίηση του καταχωρητή και του συσσωρευτή και κάθε pre-output
36 bit χρησιμοποιούταν ως ροή κλειδιού. Ο προτεινόμενος Grain-128AEADv2 είναι ξεκάθαρα
37 ένας αλγόριθμος αυθεντικοποίησης και κρυπτογράφησης και η αυθεντικοποίηση των
38 δεδομένων υποστηρίζεται πάντα. Έτσι, υπάρχει μόνο ένας τρόπος λειτουργίας.

1 Ο Grain-128AEADv2 επανεισάγει το κλειδί κατά την αρχικοποίηση σε κάθε κύκλο
 2 ρολογιού. Συγκεκριμένα, τα πρώτα 64-bit του κλειδιού μετακινούνται σειριακά στον NFSR
 3 ενώ τα υπόλοιπα 64 μετακινούνται σειριακά στον LFSR. Αυτό αποτελεί ένα συμβιβασμό
 4 μεταξύ παράλληλης ταχύτητας και εξάρτησης υλικού καθώς είναι μια πιο χρονοβόρα
 5 διαδικασία αλλά απαιτεί λιγότερο hardware για την υλοποίηση.

6 Τόσο ο Grain-128AEAD όσο και ο Grain-128a, χρειάζονται 256 κύκλους ρολογιού, πριν
 7 αρχικοποιήσουν τους καταχωρητές A και R και την ταυτόχρονη επανεισαγάγει του κλειδιού
 8 για τον Grain-128AEAD. Ο Grain-128AEADv2 έχει 320 κύκλους. Έπειτα, ο αλγόριθμος
 9 επανεισαγάγει το κλειδί, ακολουθούμενο από την αρχικοποίηση του συσσωρευτή και του
 10 καταχωρητή. Το Grain-182AEADv2 ακολουθεί μια διαδικασία αρχικοποίησης πριν
 11 ξεκινήσει η παραγωγή του keystream, η οποία απαιτεί 512 κύκλους ρολογιού. Αυτό
 12 επιτυγχάνεται μέσω της επαναφοράς του κλειδιού στο εσωτερικό κατά τη διάρκεια των
 13 κύκλων αρχικοποίησης. Αυτή η διαδικασία αρχικοποίησης εξασφαλίζει ότι ο Grain-
 14 182AEADv2 προσφέρει το ίδιο επίπεδο ασφάλειας με τις προηγούμενες εκδόσεις του, αλλά
 15 απαιτεί περισσότερους κύκλους ρολογιού για την ολοκλήρωση της αρχικοποίησης. Παρόλο
 16 που η ανάκτηση της κατάστασης θα θεωρούνταν παραβίαση του συστήματος, το αντίκτυπο
 17 στις συσκευές που έχουν εφαρμόζουν τον Grain-182AEADv2 θα είναι περιορισμένος, καθώς
 18 η ανάκτηση της κατάστασης θα επηρέαζε μόνο το μήνυμα που είναι σε εξέλιξη και όχι όλα
 19 τα μηνύματα που χρησιμοποιούν το ίδιο κλειδί.

20 Οι κρυπταλγόριθμοι ροής Grain έχουν σχεδιαστεί για να επιτρέπουν την κρυπτογράφηση
 21 μεγάλου όγκου δεδομένων χρησιμοποιώντας το ίδιο ζεύγος κλειδιού / nonce.
 22 Προηγουμένως, οι αλγόριθμοι της οικογένειας Grain δεν είχαν κανένα περιορισμό για το
 23 μήκος του keystream. Ωστόσο, ο σχεδιασμός του Grain-128AEADv2 έχει περιορίσει τον
 24 αριθμό των bit της ροής κλειδιού για κάθε ζεύγος κλειδιού / nonce σε 2^{80} . Εικάζεται ότι
 25 αυτό το μέγεθος είναι πολύ περισσότερο από αυτό που θα χρειαστεί στο μέλλον. Η
 26 περιοριστική συνθήκη στο μήκος της ροής κλειδιού έχει ως σκοπό να καταστήσει πιο
 27 δύσκολες τις επιθέσεις που χρησιμοποιούν γραμμικές προσεγγίσεις.

28

29 **2.4.4 Επιλογές σχεδίασης για κάθε Block**

30 Ο Grain-128AEADv2 αποτελείται από κάποια δομικά στοιχεία (Blocks). Αυτά τα Blocks
 31 συνεργάζονται μεταξύ τους για να παρέχουν στο εκάστοτε σύστημα την απαραίτητη
 32 ασφάλεια. Σε αυτή την ενότητα θα εξεταστούν αυτά τα blocks, όσον αφορά το τρόπο
 33 λειτουργίας τους, τις ιδιαιτερότητες που μπορεί να έχουν καθώς και η ανθεκτικότητά τους σε
 34 επιθέσεις. Μέσα από αυτή την ανάλυση θα καταστεί κατανοητό πως ο Grain-128AEADv2
 35 έχει σχεδιαστεί με βασικό γνώμονα την ασφάλεια και πως κάθε ένα από τα Block που τον
 36 απαρτίζουν έχουν επιλεχτεί πολύ προσεκτικά για αυτό το σκοπό.

37

38

39

1 2.4.4.1 LFSR & NFSR

2 Ο αλγόριθμος Grain-128a χρησιμοποιεί κλειδί μεγέθους 128-bit. Λόγω επιθέσεων
 3 time/memory/data tradeoff, η συνήθης στρατηγική είναι το μέγεθος εσωτερικής κατάστασης
 4 του αλγορίθμου να είναι τουλάχιστον 2 φορές μεγαλύτερο από το κλειδί. Επιβάλλοντας
 5 περιορισμούς στη ροή κλειδιού θα ήταν εφικτό να περιοριστεί αυτή η απαίτηση. Ωστόσο, για
 6 το αν θα έπρεπε να αλλάξει η σχεδίαση των καταχωρητών που χρησιμοποιούνται, θα
 7 κρινόταν απαραίτητο να δημιουργηθούν και νέες συναρτήσεις. Μια τόσο σημαντική αλλαγή
 8 στο τρόπο λειτουργίας θα σήμαινε πως τα αποτελέσματα όσων ερευνών έχουν
 9 πραγματοποιηθεί στους αλγορίθμους Grain είναι ανούσια και άρα δεν μπορούν ληφθούν
 10 αποφάσεις βασισμένες σε αυτές.

11

12 2.4.4.2 Αύξηση της ταχύτητας.

13 Η έννοια “throughput” αναφέρεται στην ταχύτητα με την οποία ο αλγόριθμος κρυπτογραφεί
 14 και αποκρυπτογραφεί δεδομένα. Η ταχύτητα μπορεί να αυξηθεί αν προστεθούν περισσότερα
 15 αντίγραφα των boolean συναρτήσεων f, g και h έως και 32 φορές. Για να απλοποιηθεί αυτή η
 16 υλοποίηση οι συναρτήσεις αυτές δεν χρησιμοποιούν τα 31 λιγότερα σημαντικά bits των
 17 LFSR και NFSR, έτσι επιτυγχάνεται αύξηση της ταχύτητας χωρίς την ανάγκη να
 18 μεγαλώσουν σε μέγεθος τα LFSR και NFSR. Το επιπλέον υλικό δεν οδηγεί απαραίτητα σε
 19 γραμμική αύξηση της ταχύτητας όταν το σύστημα λειτουργεί στη μέγιστη συχνότητα, που
 20 σημαίνει πως η αύξηση της ταχύτητας γίνεται πιο αισθητή στις χαμηλότερες συχνότητες
 21 λειτουργίας.

22

23 2.4.4.3 Συναρτήσεις f, g , Pre-output

24 Η συνάρτηση f είναι μια μη γραμμική συνάρτηση, η οποία δέχεται 64-bit είσοδο και δίνει
 25 64-bit αποτέλεσμα. Η συνάρτηση του LFSR πρέπει να πληροί 2 βασικές προϋποθέσεις: 1ον
 26 πρέπει να είναι πρωτογενής και 2ον πρέπει να έχει αρκετά “Taps” θέσεις στις οποίες το bit
 27 εξόδου συνδυάζεται με προηγούμενα bits με τη πράξη XOR για να δημιουργήσουν το
 28 επόμενο bit. Έχοντας αρκετές τέτοιες θέσεις μπορεί να αντισταθεί σε επιθέσεις συσχέτισης.

29 Η συνάρτηση του NFSR είναι η g , και συσχετίζει μη-γραμμικά τα bit της κατάστασης του
 30 αλγορίθμου κάνοντας έτσι την ανάλυση του αλγορίθμου από κάποιον “attacker” πολύ πιο
 31 δύσκολη. Πρέπει να είναι μεγάλου βαθμού συνάρτηση ώστε να παρουσιάζει αντίσταση σε
 32 “Cube Attacks”, επιθέσεις οι οποίες ανήκουν στην κατηγορία των αλγεβρικών επιθέσεων και
 33 εκμεταλλευόμενες κάποιες ιδιότητες της εξίσωσης μπορούν να σπάσουν τον αλγόριθμο.
 34 Πρέπει επίσης η g να παρουσιάζει υψηλά επίπεδα μη γραμμικότητας και ανθεκτικότητας σε
 35 επιθέσεις συσχέτισης καταστάσεων. Όπως αποδείχτηκε στο επιστημονικό άρθρο των Itai
 36 Dinur, Tim Guneysu, Christof Paar, Adi Shamir και Ralf Zimmermann [16] δεν αρκεί μια
 37 συνάρτηση 2ου βαθμού όπως στον Grain-128, επομένως στον Grain-128AEADv2 η
 38 συνάρτηση είναι 4ου βαθμού όπως και στον Grain-128a. Η συνάρτηση b απεικονίζεται στο
 39 σχήμα 8, και έχει μη γραμμικότητα 8356352 και παρόλο που θεωρείται υψηλή τιμή μη

1 γραμμικότητας δεν είναι ο μόνος παράγοντας που έχει σημασία όσον αφορά την
2 ανθεκτικότητα μιας συνάρτησης.

$$b(x) = x_0x_1 + x_2x_3 + x_4x_5 + x_6x_7 + x_8x_9 + x_{10}x_{11} + x_{12}x_{13} \\ + x_{14}x_{15}x_{16} + x_{17}x_{18}x_{19} + x_{20}x_{21}x_{22}x_{23},$$

3

4

Σχήμα 7 - Συνάρτηση $b(x)$ του Grain-128

5

6 Η ανθεκτικότητα της g ενισχύεται με τη προσθήκη 5 γραμμικών όρων επιτυγχάνοντας έτσι
7 μεγαλύτερη πολυπλοκότητα με τη μη γραμμικότητά της να διαμορφώνεται ως εξής:

8 $2^5 * 8356352 = 267403264$ και Resiliency (Ανθεκτικότητα) 4. Υπάρχουν 2^{14} γραμμικές
9 προσεγγίσεις της $g(x)$ με παράγοντα απόκλισης 2^{-15} και μέγιστη απόκλιση 2^{-9} . Αυτές οι
10 γραμμικές προσεγγίσεις χρησιμοποιούνται για να αναλυθεί η συμπεριφορά και οι ιδιότητες
11 της συνάρτησης, ειδικά όσον αφορά τη γραμμικότητά της και την ικανότητά της να
12 αντιστέκεται σε συγκεκριμένους τύπους επιθέσεων.

13 Η συνάρτηση Pre-output δέχεται είσοδο από το LFSR και NFSR, αντίστοιχα με τη g η Pre-
14 output αποτελείται από τη μη γραμμική h και ένα γραμμικό κομμάτι. Η μη-γραμμική h έχει
15 μη γραμμικότητα 240 και προσθέτει 8 γραμμικούς όρους με τη μη γραμμικότητα της να
16 διαμορφώνεται ως εξής: $2^8 * 240 = 61440$. Υπάρχουν συνολικά 2^8 γραμμικές προσεγγίσεις
17 με μέγιστο παράγοντα απόκλισης 2^{-5} .

18

19 2.4.4.4 Αυθεντικοποίηση Μηνυμάτων

20 Ο μηχανισμός αυθεντικοποίησης μηνυμάτων του Grain-128AEADv2 βασίζεται σε
21 καθολικές συναρτήσεις κατακερματισμού. Ο αποστολέας και ο παραλήπτης συμφωνούν στη
22 χρήση μια συνάρτησης κατακερματισμού από μια οικογένεια συναρτήσεων και ο
23 αποστολέας κατακερματίζει το μήνυμα, το οποίο στη συνέχεια κρυπτογραφείται.
24 Κατακερματισμός είναι η διαδικασία κατά την οποία το μήνυμα δίνεται σαν είσοδος στην
25 συνάρτηση hash (κατακερματισμού) και παράγει ως αποτέλεσμα μια μοναδική και τυχαία
26 σειρά χαρακτήρων που αντιπροσωπεύει το αρχικό μήνυμα. Για τον κατακερματισμό, το
27 μήνυμα πολλαπλασιάζεται με τη χρήση ενός Toeplitz matrix έναν πίνακα στο οποίο όλα τα
28 στοιχεία μιας διαγώνιου είναι ίδια και έχει πάρει το όνομα του από τον Γερμανό μαθηματικό
29 που μελέτησε την οικογένεια αυτών των Matrix τον Otto Toeplitz.

30

$$\begin{array}{|c|} \hline T_0 \\ \hline T_1 \\ \hline \dots \\ \hline T_{w-1} \\ \hline \end{array} = \begin{array}{|c|c|c|c|c|} \hline K_{-1} & K_0 & K_1 & \dots & K_{L-2} \\ \hline K_{-2} & K_{-1} & K_0 & \dots & K_{L-3} \\ \hline \vdots & \vdots & \vdots & \ddots & \vdots \\ \hline K_{-w} & K_{-w-1} & K_{-w-2} & \dots & K_{L-1-w} \\ \hline \end{array} \begin{array}{|c|} \hline m_0 \\ \hline m_1 \\ \hline \dots \\ \hline m_{L-1} \\ \hline \end{array}$$

Σχήμα 8 - Toeplitz matrix defined by an ϵ -biased sequence

Ο πολλαπλασιασμός με το πίνακα Toeplitz επιτυγχάνεται με τη χρήση του καταχωρητή ολίσθησης (R) και του συσσωρευτή (A) ως εξής:

$$R_0 = [k_{-w}, \dots, k_{-1}], R_1 = [k_{-w+1}, \dots, k_0], \dots, R_{L-1} = [k_{L-1-w}, \dots, k_{L-2}]$$

Κάθε σειρά R_i όπου i ο αριθμός της σειράς πολλαπλασιάζεται αντίστοιχα με τη τιμή m_i , m_0 και m_1 έως m_{L-1} είναι οι παράγοντες που χρησιμοποιούνται για τον πολλαπλασιασμό. Επιπλέον το R_i είναι R_{i-1} μετακινημένο μια θέση αριστερά. Αυτό επιτυγχάνεται με τη χρήση ενός shift register (καταχωρητής ολίσθησης) με αρχική κατάσταση $R_0 = [k_{-w}, \dots, k_{-1}]$, και συσσωρευτή A όπου ισχύει

$$A \leftarrow A \oplus R_i m_i$$

Για παράδειγμα, έστω ότι το bit m_i του μηνύματος είναι 1, ανανεώνεται η κατάσταση του συσσωρευτή προσθέτοντας του το περιεχόμενο του καταχωρητή. Διαφορετικά αν είναι 0 δεν γίνεται τίποτα. Στη συνέχεια, γίνεται ολίσθηση προς τα αριστερά στο επόμενο bit στον καταχωρητή. Ένα keystream, το οποίο αποτελείται από 64-bit, χρησιμοποιείται για τη κρυπτογράφηση μια φορά με ένα τυχαίο κλειδί και ονομάζεται “one time pad”.

Το one time pad προστίθεται στο συσσωρευτή για την κρυπτογράφηση του hash. Αντί να πάρει το keystream block από το τέλος του keystream, το block εξάγεται κατά τη φάση της αρχικοποίησης της κρυπτογράφησης και συνεπώς ο συσσωρευτής αρχικοποιείται με τα bits του keystream block. Αφού αρχικοποιηθεί ο συσσωρευτής μπορούν να πραγματοποιηθούν επιπλέον ενέργειες για την κρυπτογράφηση του hash. Η πρόσθεση του keystream block στον συσσωρευτή κατά την αρχικοποίηση έχει ως αποτέλεσμα την εκκίνηση της κρυπτογράφησης με τυχαία και μοναδικά bits, αυξάνοντας την δύναμη της. Με τη χρήση συγκεκριμένου τύπου ακολουθίας για να οριστεί ο Toeplitz matrix, μπορεί να έχει σημαντική συνεισφορά στην ασφάλεια και την αρχικοποίηση του MAC. Στον Grain-128AEADv2, χρησιμοποιείται η ακολουθία ϵ -biased sequence η οποία εξάγεται από την συνάρτηση pre-output. Ορίζοντας έτσι Toeplitz matrix εξασφαλίζονται κάποιες ιδιότητες ασφαλείας του MAC, συγκεκριμένα η πιθανότητα αντικατάστασης (substitution probability) του MAC $PS \leq 2^{-w} + 2\epsilon$ όπου w το μέγεθος του MAC. Αυτή η ανισότητα δίνει το μέγιστο όριο της πιθανότητας μη εγκεκριμένων παρεμβάσεων και έτσι παρουσιάζεται το επίπεδο ασφαλείας του MAC. Επιπλέον, η χρήση της ϵ -biased από την pre-output απλοποιεί την υλοποίηση του MAC σε υλικό, βελτιώνοντας την πρακτικότητα και την απόδοση του μηχανισμού ταυτοποίησης.

1 Υπάρχουν και άλλες πιθανές προσεγγίσεις με τις οποίες θα γινόταν η υλοποίηση πιο απλή ως
2 προς το υλικό ή θα κατάφερνε να αυξήσει τη ταχύτητα ωστόσο, με τον προτεινόμενο τρόπο
3 είναι δυνατή η συσχέτιση της ασφάλειας του MAC με την ασφάλεια του αλγορίθμου.

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

1 Κεφάλαιο 3

2 3.1 Σύνθεση αλγορίθμου Grain-128AEADv2


3

4 Στο κεφάλαιο αυτό παρουσιάζεται η σύνθεση του Grain-128AEADv2 και η προσομοίωση
5 του με χρήση test-bench καθώς με χρήση του προγράμματος VIVADO 2021.2 και τα
6 αποτελέσματα αυτών με στιγμιότυπα οθόνης και σχολιασμό τους.

7

8 Έχοντας δημιουργήσει το project στο περιβάλλον του VIVADO, τα χαρακτηριστικά του
9 οποίου φαίνονται στο σχήμα 10, μπορεί να πραγματοποιηθεί η σύνθεση του συστήματος

10



11

12

Σχήμα 9 - Project overview του Grain-128AEADv2 στο VIVADO 2021.2


13

14

15

16

Ο Grain-128AEADv2 αποτελείται από 5 components τα οποία φαίνονται στο σχήμα 11, και ο κώδικας τους θα παρουσιαστεί στο τέλος της πτυχιακής. Αυτά τα components είναι απαραίτητα για τη λειτουργία του Grain-128AEADv2 και συνδυάζονται στο Top component το grainTop.



1

2

Σχήμα 10 – Components του Grain-128AEADv2

3

4 Αφού τρέξει η σύνθεση, η διαδικασία κατά την οποία ο κώδικας μετατρέπεται σε κύκλωμα
 5 το VIVADO παράγει μια αναφορά στην οποία μεταξύ άλλων δηλώνει τον αριθμό των
 6 σφαλμάτων εάν υπάρχουν, τη διάρκεια και τις διαδικασίες που ακολουθήθηκαν.

7

8

9 Αρχικά, παρουσιάζεται η σύνθεση των components του συστήματος με τίτλο Detailed RTL
 10 Component Info,

11

12 Detailed RTL Component Info :

13 +---Adders :

14 2 Input 1 Bit Adders := 1

15 +---XORs :

16 2 Input 32 Bit XORs := 1

17 6 Input 1 Bit XORs := 64

18 3 Input 1 Bit XORs := 64

19 16 Input 1 Bit XORs := 64

20 13 Input 1 Bit XORs := 64

21 2 Input 1 Bit XORs := 64

22 33 Input 1 Bit XORs := 64

23 +---Registers :

24 128 Bit Registers := 2

25 64 Bit Registers := 3

26 32 Bit Registers := 1

```

1          4 Bit  Registers := 1
2          1 Bit  Registers := 2
3 +---Muxes :
4   2 Input 64 Bit   Muxes := 3
5   2 Input 32 Bit   Muxes := 4
6   2 Input  1 Bit   Muxes := 128

```

7 Finished RTL Component Statistics

8

9 Ακολουθεί η τελική αναφορά αφού έχει τελειώσει η διαδικασία της σύνθεσης. Σε αυτή
10 συμπεριλαμβάνεται η διάρκεια, τα αρχεία που μεταγλωττίστηκαν, καθώς και η μνήμη που
11 χρησιμοποιήθηκε.

12

13 Start Writing Synthesis Report

14

15 Report BlackBoxes:

```

16 +-+-----+-----+
17 |BlackBox name |Instances |
18 +-+-----+-----+
19 +-+-----+-----+

```

20

21 Report Cell Usage:

```

22 +-----+-----+
23 |   |Cell |Count |
24 +-----+-----+
25 |1  |BUFG |   1|
26 |2  |LUT1  |   1|
27 |3  |LUT2  | 212|
28 |4  |LUT3  | 238|
29 |5  |LUT4  |1017|
30 |6  |LUT5  | 428|

```

```

1 |7 |LUT6 | 636|
2 |8 |FDCE | 489|
3 |9 |FDPE | 1|
4 |10 |IBUF | 165|
5 |11 |OBUF | 97|
6 +-----+-----+-----+
7
8
9 Report Instance Areas:
10 +-----+-----+-----+-----+
11 | Instance      |Module      |Cells |
12 +-----+-----+-----+-----+
13 |1 |top           |           | 3285|
14 |2 | AuthPipeInst |authPipeline| 587|
15 |3 | accumulatorInst|accumulator | 918|
16 |4 | clockdivInst |clock_div  | 2|
17 |5 | contInst     |controller | 263|
18 |6 | grainInst    |grain      | 1252|
19 +-----+-----+-----+-----+

```

```

20 Finished Writing Synthesis Report : Time (s): cpu = 00:02:18 ; elapsed = 00:02:16 . Memory
21 (MB): peak = 1266.953 ; gain = 12.738

```

```

22 Synthesis finished with 0 errors, 0 critical warnings and 14 warnings.

```

```

23 Synthesis Optimization Runtime : Time (s): cpu = 00:02:18 ; elapsed = 00:02:16 . Memory
24 (MB): peak = 1266.953 ; gain = 12.738

```

```

25 Synthesis Optimization Complete : Time (s): cpu = 00:02:18 ; elapsed = 00:02:16 . Memory
26 (MB): peak = 1266.953 ; gain = 12.738

```

```

27

```


28 3.2 Παρουσίαση κυκλώματος Grain-128AEADv2

```

29 Σε αυτό το κεφάλαιο παρουσιάζεται το κύκλωμα (schematic) του Grain-128AEADv2 μέσα
30 από στιγμιότυπα οθόνης. Πιο αναλυτικά, φαίνεται το κύκλωμα των components, ο τρόπος
31 που όλα συνδέονται μεταξύ τους και οι είσοδοι και έξοδοι του κυκλώματος. Το κύκλωμα


```

- 1 έχει δημιουργηθεί από το VIVADO 2021.2 βάσει της περιγραφής που δόθηκε από τα αρχεία
- 2 κώδικα τα οποία μεταγλωττίστηκαν κατά τη σύνθεση.




- 3
- 4
- 5

Σχήμα 11 - Schematic overview του ClockDiv




- 6
- 7
- 8

Σχήμα 12 - Schematic overview του AuthPipeline



1
2
3


Σχήμα 13 - Schematic overview του Controller



4


1
2

Σχήμα 14 - Schematic overview του GrainTop - Part 1




3
4
5

Σχήμα 15 - Schematic overview του GrainTop - Part 2



1
2
3

Σχήμα 16 - Schematic overview του GrainTop - Part 3



4
5
6
7

Σχήμα 17 - Schematic overview του GrainTop Full size

1 3.3 Λειτουργική προσομοίωση αλγορίθμου Grain-128AEADv2

2 Στο κεφάλαιο αυτό θα παρουσιαστεί η λειτουργική προσομοίωση του κυκλώματος, η οποία
3 επιτυγχάνεται με τη χρήση ενός testbench. Testbench είναι ένα αρχείο κώδικα με το οποίο
4 επιβεβαιώνεται η σωστή λειτουργία ενός κυκλώματος.

5 Το testbench που ελέγχει τη λειτουργία του κυκλώματος ονομάζεται GrainTB ο κώδικας του
6 υπάρχει στη συνέχεια και λειτουργεί με τον εξής τρόπο. Σε πρώτη φάση αρχικοποιούνται τα
7 σήματα, οι σταθερές, δημιουργείται το portmap και ένα generic map(γενικός χάρτης)
8 σημάτων του GrainTop που είναι και το σύστημα το οποίο ελέγχεται. Το generic map
9 αντιστοιχεί τιμές με μεταβλητές όπως n, div2, g, yt, ctype, clkdivnum, and ia, και περιέχει
10 δικά του σήματα όπως σήμα ρολογιού tbClk και σήματα ελέγχου όπως, tbReset, tbEnable,
11 tbCryptEnable, tbCryptMode. Με τα σήματα αυτά ορίζει τη λειτουργία κατά τη
12 προσομοίωση. Μέσα στο “process block” υπάρχει η λούπα προσομοίωσης όπου δίνονται
13 διάφορες τιμές στις μεταβλητές t, m, f και k. Οι μεταβλητές αυτές ελέγχουν τη ροή της
14 προσομοίωσης και δημιουργούν το αρχείο stimulus μέσα στο οποίο περιέχονται όλες οι
15 απαραίτητες τιμές. Στη συγκεκριμένη περίπτωση, περιγράφονται διαφορετικά σενάρια τα
16 οποία εκτελούνται ανάλογα με τη τιμή των προ αναφερθέντων μεταβλητών. Το testbench
17 παρέχει το stimuli για το component το οποίο ελέγχεται (Design Under Test – DUT) και με
18 αυτόν τον τρόπο γίνεται ανάθεση τιμών στα εισερχόμενα σήματα του DUT. Τα εισερχόμενα
19 σήματα περιλαμβάνουν το μήνυμα που θα επεξεργαστεί σήματα ελέγχου και τις εισόδους
20 που απαιτούνται. Κατόπιν, εκτελούνται οι εντολές ελέγχου, οι οποίες περιλαμβάνουν
21 λογικούς ελέγχους, μέτρηση σημάτων εξόδου και επαλήθευση των αποτελεσμάτων. Με την
22 αξιοποίηση διαφορετικών σεναρίων επιτυγχάνεται ο εξονυχιστικός έλεγχος της σωστής
23 λειτουργίας του συστήματος και η ανίχνευση πιθανών σφαλμάτων. Τα αποτελέσματα της
24 προσομοίωσης καταγράφονται και αξιολογούνται μέσω αναφορών και γραφικών
25 παραστάσεων, καθώς και συγκρίνοντας τα αναμενόμενα αποτελέσματα με τα πραγματικά.

26 Κατά την προσομοίωση η διαδικασία που ακολουθείται είναι η εξής:

27 Ξεκινάει μια λούπα τεσσάρων επαναλήψεων για t από 0 έως 3(για τις 4 περιπτώσεις) και
28 μέσα σε αυτή άλλη λούπα τριών επαναλήψεων για m από 0 έως 2. Αρχικοποιούνται οι
29 μεταβλητές «MsgIndex» και «MsgFinish» με τιμή 0 και στη συνέχεια υπάρχει αναμονή για 3
30 περιόδους, όπου η περίοδος είναι 5ns. Αρχικοποίηση των σημάτων tbReset και tbEnable,
31 επανάληψη 2 φορές για τη μεταβλητή f από 0 έως 1, και στη συνέχεια επανάληψη (128/n)
32 φορές για τη μεταβλητή k από 0 έως (128/n) – 1. Ανάλογα με την τιμή της μεταβλητής t,
33 ορίζονται τα σήματα «tbKey» και «tbIn» από τις μεταβλητές «key1», «in1», «key2», «in2»,
34 «key3», «in3», «key4» και «in4». Εάν η μεταβλητή f είναι ίση με 1, το σήμα «tbMessage»
35 αρχικοποιείται με μηδενικά και εάν η μεταβλητή k είναι ίση με (128/(2*n)), η πρώτη θέση
36 του σήματος «tbMessage» παίρνει τιμή 1. Μετά το πέρασμα μιας περιόδου ελέγχεται η
37 μεταβλητή f όπου αν έχει τιμή 0 τότε τα σήματα «tbKey» και «tbIn» παίρνουν τη τιμή 0 και
38 αναμονή έως το σήμα «tbYFlag» πάρει τη τιμή 1, διαφορετικά αν η μεταβλητή f έχει τιμή 1
39 τότε τα σήματα «tbKey» και «tbIn» παίρνουν τη τιμή 0 και «tbYFlag» δεν δέχεται κάποια
40 αλλαγή. Συνεχίζοντας ορίζεται το σήμα «tbCryptEnable» σε 1 και ανάλογα με τη τιμή της
41 μεταβλητής m προχωράει και ο αλγόριθμος όπου αν m=0 και «MsgFinish» επίσης 0,

Σχήμα 18 - Behavioral simulation of Grain using GrainTB.vhd

```

-----
--test1

key1 <= X"00000000000000000000000000000000";
iv1  <= X"00000000000000000000000000000000ffffffffffe";
iv1  <= X"00000000000000000000000000000000100000000";
preout1 <= X"c0207f221660650b6a952ae26586136fa0904140c8621cfe8660c0dec0969e9436f4ace92cf1ebb7";

---test2
key2 <= X"0123456789abcdef123456789abcdef0";
key2 <= (others=>'0');
iv2   <= X"0123456789abcdef123456789abcdef0"; -- 80c4a2e691d5b3f7482c6a1e

preout23 <= X"c0207f221660650b6a952ae26586136fa0904140c8621cfe8660c0dec0969e9436f4ace92cf1ebb7";
preout2  <= X"f88720c13f46e6a43c07eed89161a4dd73bd6b8be8b6b116879714ebb630e0a4c12f0399412982c";
----test3
key3   <= (others => '0');
iv3    <= X"80000000000000000000000000000000ffffffffffe";
accum1 <= X"564b3622"; --new add
reg1   <= X"19bd90e3"; --new add
preout3 <= X"01f259cf52bf5da9deb1845be6993abd2d3c77c4acb90e422640fbd6e8ae642a";

----test4
key4   <= X"0123456789abcdef123456789abcdef0";
iv4    <= X"8123456789abcdef123456789abcdef0ffffffffffe";
accum2 <= X"7f2acdb7"; --new add
reg2   <= X"adfb701f"; --new add
preout4 <= X"8d2083b3c32b43f1962b3dcabf679378db3536bfc25bed483008e6bcb395a156";

-----5 different Message |
m0 <= "100000000";
m1 <= "01";
m2 <= "11";
m3 <= "000100100011010000001";

m4 <= "000100100011010001010110011110001001111011";

```

Σχήμα 19 - Test vectors of Grain-128AEADv2

1 **Κεφάλαιο 4**

2 **Πλεονεκτήματα και περιορισμοί του Grain-128AEADv2**

3

4 **4.1 Καταλληλότητα του Grain-128AEADv2 για χρήση σε συστήματα IOT**

5 Έχουν παρατηρηθεί τα πλεονεκτήματα της οικογένειας Grain σε συστήματα IOT και
6 ενσωματωμένα συστήματα στο χώρο της βιομηχανίας. Τα τελευταία χρόνια τα RFID
7 συστήματα έχουν εδραιωθεί σε διάφορους τομείς της βιομηχανίας και υπάρχει μεγάλη
8 ανάγκη για την προστασία των συστημάτων αυτών. Ο διαγωνισμός eSTREAM, έχει
9 αναδείξει ευρέως την οικογένεια του Grain για την απόδοση τους και την ασφάλεια που
10 παρέχουν. Είναι, πλέον, εμφανής η συμβολή της τεχνολογίας σε όλους τους τομείς της
11 αυτοκινητοβιομηχανίας, τόσο στην εφαρμογή νέων τεχνολογιών κατά τη σχεδίαση των
12 αυτοκινήτων με χρήση λογισμικών όπως το Autosar (AUTomotive Open System
13 ARchitecture), όσο και στο τελικό προϊόν, το ίδιο το αυτοκίνητο όπου λειτουργίες όπως η
14 PKES (Passive Keyless Entry and Start), αυτόματη είσοδος και εκκίνηση του οχήματος,
15 απλά πλησιάζοντας το είναι πλέον εφικτές. Η μονάδα ελέγχου (ECU, Electronic Control
16 Unit) εντοπίζει το κλειδί, επικοινωνεί μαζί του, και πραγματοποιεί τις απαραίτητες
17 διεργασίες. Όλα αυτά γίνονται σε πραγματικό χρόνο και η ασφαλής επικοινωνία είναι
18 υψίστης σημασίας. Από το 2010 και μετά, έχουν πραγματοποιηθεί επιθέσεις [17] στα
19 συστήματα PKES. Για να εξασφαλιστεί η ασφάλεια απέναντι σε αυτές τις επιθέσεις είναι
20 απαραίτητη η χρήση αλγορίθμων κρυπτογραφίας. Αναμένεται ότι ένα κρυπτογραφικό
21 πρωτότυπο θα υλοποιηθεί σε υλικό στο κλειδί (RFID ετικέτα) και σε ενσωματωμένο
22 λογισμικό σε κάποια μονάδα ελέγχου του οχήματος, πράγμα που σημαίνει ότι το
23 κρυπτογραφικό πρωτότυπο πρέπει να πληροί τόσο τις απαιτήσεις υλικού όσο και τις
24 απαιτήσεις ενσωματωμένου λογισμικού. Ο grain-128AEADv2 μπορεί να αποτελέσει επιλογή
25 για την διασφάλιση της επικοινωνίας αυτής λόγω της ανταγωνιστικής του απόδοσης σε
26 υλικό, καθώς και της πολύ καλής του απόδοσης σε ενσωματωμένο λογισμικό. Ένα ακόμα
27 πλεονέκτημα του Grain-128AEADv2 για εφαρμογές IoT μπορεί να παρατηρηθεί στη χρήση
28 μάσκας. Επιπλέον ο Grain-128AEADv2 είναι στενά βασισμένος στο Grain-128a, ο οποίος
29 έχει αναλυθεί εκτενώς από τρίτους. Επίσης, οι προκάτοχοί του, Grain v1 και Grain128,
30 έχουν υποβληθεί σε λεπτομερή ανάλυση από την πρώτη εμφάνιση του Grain το 2005. Ο
31 Grain128AEADv2 δεν αποθηκεύει το κλειδί σε μη αποσβέσιμη μνήμη. Αυτό έχει τον
32 περιορισμό ότι το μέγεθος της εσωτερικής κατάστασης είναι μεγαλύτερο, αλλά ταυτόχρονα
33 έχει το πλεονέκτημα ότι το κλειδί μπορεί να ενημερωθεί στη συσκευή, καθιστώντας το
34 χρήσιμο για ευρύτερη γκάμα περιπτώσεων. Ο Grain-128AEADv2, όπως και οι άλλοι
35 κρυπτοαλγόριθμοι της οικογένειας, έχουν σχεδιαστεί με σκοπό να αυξήσουν την ταχύτητα
36 χωρίς την προσθήκη επιπλέον υλικού. Αυτό παρέχει μια ευρεία γκάμα περιπτώσεων χρήσης,
37 όπως καταστάσεις όπου η χρήση ελάχιστου υλικού είναι η προτεραιότητα, αλλά και
38 περιπτώσεις όπου η ταχύτητα είναι πιο σημαντική.

39

40

1 **Κεφάλαιο 5**

2

3 **Συμπεράσματα**

4 Σε αυτό το κεφάλαιο θα γίνει αναφορά στα συμπεράσματα που προκύπτουν με την
5 ολοκλήρωση της παρούσας πτυχιακής εργασίας, σκοπός της οποίας ήταν η μελέτη και
6 ανάλυση του αλγορίθμου κρυπτογραφίας Grain-128AEADv2, ο οποίος προτάθηκε στο
7 διαγωνισμό του NIST (National Institute of Standards and Technology). Μετά από σύντομη
8 περιγραφή του περιεχομένου της παρούσας πτυχιακής, στο 2ο κεφάλαιο παρουσιάστηκε ο
9 Grain-128AEADv2 και αναλύθηκε ο τρόπος λειτουργίας του, τα blocks που τον απαρτίζουν,
10 καθώς και μια σύντομη αναδρομή στην πορεία που έχει ακολουθήσει η οικογένεια Grain
11 μέχρι τον Grain-128AEADv2. Έπειτα, ακολούθησε η υλοποίηση του κώδικα και η
12 διαδικασία της σύνθεσης με τελικό σκοπό την προσομοίωση λειτουργίας μέσω του VIVADO
13 2021.2. Όλα τα αρχεία κώδικα που χρησιμοποιήθηκαν παρουσιάζονται στο ΠΑΡΑΡΤΗΜΑ
14 Α.

15 Ο Grain-128AEADv2 ανήκει σε μια μεγάλη οικογένεια αλγορίθμων ροής, η οποία είναι
16 καλά εδραιωμένη στο χώρο της κρυπτογραφίας. Αποτέλεσμα αυτής της συνθήκης αποτελεί
17 το γεγονός ότι από το 2005 έως και σήμερα, πολλοί ερευνητές έχουν μελετήσει την
18 ανθεκτικότητα, την ταχύτητα και γενικότερα τις δυνατότητες της οικογένειας αυτής, η οποία
19 φαίνεται πως έχει θέσει γερά θεμέλια και σε κάποιες περιπτώσεις αποτελεί και το standard
20 στις επικοινωνίες. Είναι γρήγορος αλγόριθμος χωρίς σημαντικές ανάγκες υλικού και η
21 structural δομή του επιτρέπει στον εκάστοτε χρήστη να τον μεταβάλλει ανάλογα με τις
22 ανάγκες του. Ο τρόπος με τον οποίο είναι γραμμένος επιτρέπει στον αναλυτή που θα τον
23 μελετήσει να κατανοήσει με σχετική ευκολία τις λειτουργίες του.

24 Η ανάλυση του τρόπου λειτουργίας του Grain-128AEADv2 είχε ως αποτέλεσμα την
25 εξοικείωση με τη γλώσσα VHDL και τους κανόνες της, αλλά και με το VIVADO design
26 suite, πρόγραμμα το οποίο χρησιμοποιήθηκε για τη σύνθεση και ανάλυση του αλγορίθμου. Η
27 χρήση είναι αρκετά απλή ακόμα και για κάποιον με ελάχιστη εμπειρία, γεγονός το οποίο
28 έκανε τη δημιουργία του project αρκετά εύκολη. Με τη χρήση του VIVADO ο εντοπισμός
29 σφαλμάτων γινόταν σε πραγματικό χρόνο τόσο για λογικά λάθη όσο και για συντακτικά.
30 Τέλος, λόγω της λειτουργίας της προσομοίωσης κάθε αλλαγή στο κώδικα, μικρή ή μεγάλη,
31 ήταν πολύ εύκολο να παρατηρηθεί, αφού το πρόγραμμα παρέχει τη δυνατότητα της step by
32 step simulation όπου όλη η διαδικασία γίνεται βήμα προς βήμα. Βάσει των παραπάνω,
33 εργαλεία σαν αυτό είναι απαραίτητα και έχουν σημαντικό ρόλο στο σχεδιασμό, τον έλεγχο
34 και την ανάλυση συστημάτων.

35

36

37

38

1

2 **Βιβλιογραφία**

3 Βιβλία:

- 4 • Σχεδιασμός κυκλωμάτων με τη VHDL, Pedroni A. Volnei
- 5 • Λογική σχεδίαση ψηφιακών συστημάτων, ΠΑΠΑΟΔΥΣΣΕΥΣ Κ., ΕΞΑΡΧΟΣ
- 6 ΜΙΧΑΗΛ, ΑΡΑΜΠΑΤΖΗΣ ΔΗΜΗΤΡΙΟΣ, ΓΙΑΝΝΟΠΟΥΛΟΣ ΦΩΤΙΟΣ

7

8 Ιστότοποι:

9

- 10 • Grain-128AEAD-VHDL/src at master · Noxet/Grain-128AEAD-VHDL · location of the code at
- 11 GitHub by Noxet A.K.A. Jonathan Sönnnerup [3]
- 12 • [https://en.wikipedia.org/wiki/Grain_\(cipher\)](https://en.wikipedia.org/wiki/Grain_(cipher)) [4]
- 13 • [https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-](https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-cyberattacks-plaguing-the-education-sector/)
- 14 [cyberattacks-plaguing-the-education-sector/](https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-cyberattacks-plaguing-the-education-sector/) [5]
- 15 • [https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-](https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-devices-up-300-in-2019-now-rampant-report-claims/?sh=513b75a05892)
- 16 [devices-up-300-in-2019-now-rampant-report-claims/?sh=513b75a05892](https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-devices-up-300-in-2019-now-rampant-report-claims/?sh=513b75a05892) [6]
- 17 • M. Hell and T. Johansson, "Algebraic attacks and decompositions of the grain family
- 18 of stream ciphers," in Proceedings of the 9th International Workshop on
- 19 Cryptographic Hardware and Embedded Systems (CHES 2007), Vienna, Austria,
- 20 September 2007, pp. 207-221. [7]
- 21 • Willi Meier, Enes Pasalic, and Claude Carlet. Algebraic attacks and decomposition
- 22 of boolean functions. In International Conference on the Theory and Applications of
- 23 Cryptographic Techniques, EUROCRYPT 2004, pages 474–491. Springer, 2004. [8]
- 24 • "Grain: A Stream Cipher for Constrained Environments" by Martin Hell, Thomas
- 25 Johansson , and Willi Meier International Journal of Wireless and Mobile Computing
- 26 2007 [9]
- 27 • "Grain-128: Providing Robust Security for Wireless Applications" by Martin Hell,
- 28 Thomas Johansson, and Willi Meier [10]
- 29 • "Cryptanalysis of Grain" by Alex Biryukov, Adi Shamir, and David Wagner [11]
- 30 • "On the Security of Grain-128" by Eli Biham, Orr Dunkelman, Nathan Keller, and
- 31 Adi Shamir [12]

- 1 • "Improved Cryptanalysis of Grain-128 using Time-Memory Tradeoff" by Hongjun
2 Wu and Bart Preneel [13]
- 3 • Lightweight Cryptography | CSRC (csrc.nist.gov/Projects/lightweight-cryptography)
4 [14]
- 5 • "Fast Correlation Attack Revisited Cryptanalysis on Full Grain-128a, Grain-128, and
6 Grain-v1" by Yosuke Todo , Takanori Isobe , Willi Meier , Kazumaro Aoki , and Bin
7 Zhang [15]
- 8 • "Recovering the key from the internal state of grain-128aead" by Donghoon Chang
9 and Meltem Sonmez Turan [16]
- 10 • Itai Dinur, Tim Güneysu, Christof Paar, Adi Shamir, and Ralf Zimmermann. An
11 experimentally verified attack on full Grain-128 using dedicated reconfigurable
12 hardware. [17]
- 13 • Paper 2012/617 Security Analysis of an Open Car Immobilizer Protocol Stack Stefan
14 Tillich and Marcin Wójcik [18]
- 15 • Cyberattacks On IOT Devices Surge 300% In 2019, 'Measured In Billions'
16 [https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-](https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-devices-up-300-in-2019-now-rampant-report-claims/)
17 [devices-up-300-in-2019-now-rampant-report-claims/](https://www.forbes.com/sites/zakdoffman/2019/09/14/dangerous-cyberattacks-on-iot-devices-up-300-in-2019-now-rampant-report-claims/) [19]
- 18 • The Tipping Point: Exploring the Surge in IoT Cyberattacks Globally
19 [https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-](https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-cyberattacks-plaguing-the-education-sector/)
20 [cyberattacks-plaguing-the-education-sector/](https://blog.checkpoint.com/security/the-tipping-point-exploring-the-surge-in-iot-cyberattacks-plaguing-the-education-sector/) [20]

21

22

23

24

25

26

27

28

29

30

31

- 1
- 2
- 3
- 4
- 5
- 6
- 7
- 8

1 ΠΑΡΑΡΤΗΜΑ Α

2 Περιεχόμενα κώδικα VHDL

3 Αλγόριθμος Grain-128AEADv2

4 Το σύνολο του κώδικα υπάρχει στο ακόλουθο σύνδεσμο,

5 <https://github.com/Grain-128AEAD/Grain-128AEAD-VHDL/tree/master> by Noxet A.K.A.

6 Jonathan Sönnnerup

7

8 Αρχικά παρουσιάζεται το περιεχόμενο του αρχείου Grain.vhd,

```

9 library IEEE;
10 use IEEE.std_logic_1164.all;
11 use IEEE.NUMERIC_STD.all;
12
13 -----
14
15 entity grain is
16     generic (
17         n : integer; -- Parallelization level
18         g : integer; -- Galois if 1.
19         yt : integer -- Y transform / pipeline if 1
20     );
21     port (
22         iGrainStart : in std_logic; -- When 1 the cipher runs.
23         iGrainFP1   : in std_logic; -- Active when doing FP1
24         iGrainYEnable : in std_logic;
25         iGrainIv    : in std_logic_vector(0 to n - 1);
26         iGrainKey   : in std_logic_vector(0 to n - 1);
27         oGrainY     : out std_logic_vector(0 to n - 1);
28         iGrainReset : in std_logic;
29         iGrainClk  : in std_logic
30     );
31 end grain;
32
33 -----
34
35 architecture behavioral of grain is
36     -----
37     -- Define the two registers: LFSR & NFSR (You can't use the same signal for input & output in hardware)
38     signal grainLfsrReg      : std_logic_vector(0 to 127); -- Current value
39     signal grainLfsrNext    : std_logic_vector(0 to 127); -- Next value
40     signal grainNfsrReg     : std_logic_vector(0 to 127); -- Current value
41     signal grainNfsrNext    : std_logic_vector(0 to 127); -- Next value
42     signal enableReg, enableNext : std_logic;
43     signal enableReg2, enableNext2 : std_logic;
44
45     signal PipelineReg, PipelineNext : std_logic_vector(0 to n - 1); -- When using Y transform you need these
46     registers for pipelinning.
47     signal PipelineReg2, PipelineNext2 : std_logic_vector(0 to n - 1); -- If they are unused they are removed
48     automatically in synthesis script at least in synopsis.

```

```

1  signal PipelineReg3, PipelineNext3 : std_logic_vector(0 to n - 1); -- If they are unused they are removed
2  automatically in synthesis script at least in synopsis.
3  -- (-32, 0, 0) (-16, 0, 0) (-32, 0, 32), (-32, 0, 16) (-32, 0, 15) (-31, 0, 15) (-31, 0, 16) (-16, 0, 16)
4  constant tconst : integer := 0; -- Just using this when trying to find a bug with the transformations.
5  constant tconst2 : integer := 32; -- For Y transform
6  constant tconst3 : integer := 0; -- For the first values in F and G (the shift value)
7  -----
8
9  begin
10 -----
11  seq : process (iGrainClk, iGrainReset)
12  begin
13      if (iGrainReset = '1') then
14          grainNfsrReg <= (others => '0');
15          grainLfsrReg <= (others => '0');
16          PipelineReg <= (others => '0');
17          PipelineReg2 <= (others => '0');
18          PipelineReg3 <= (others => '0');
19          enableReg <= '0';
20          enableReg2 <= '0';
21
22      elsif (rising_edge(iGrainClk)) then
23          grainNfsrReg <= grainNfsrNext;
24          grainLfsrReg <= grainLfsrNext;
25          PipelineReg <= PipelineNext;
26          PipelineReg2 <= PipelineNext2;
27          PipelineReg3 <= PipelineNext3;
28          enableReg <= enableNext;
29          enableReg2 <= enableNext2;
30      end if;
31  end process;
32
33  -----
34  comb : process (iGrainReset, grainLfsrReg, PipelineReg, PipelineReg2, PipelineReg2, enableReg,
35  enableReg2,
36  grainNfsrReg, iGrainIv, iGrainKey, iGrainYEnable, iGrainstart, iGrainFP1)
37
38      variable fWire : std_logic_vector(0 to 127 + n + g * (- n + 32)); -- The last values after 127 are the new
39  values generated for the NFSR and LFSR.
40      variable gWire : std_logic_vector(0 to 127 + n + g * (- n + 32)); -- For galois we need a little more
41  variable space, max will be 32.
42
43      variable yWire : std_logic_vector(0 to n - 1);
44      variable yWire2 : std_logic_vector(0 to n - 1);
45      variable yWire3 : std_logic_vector(0 to n - 1); -- Allowing for 3 pipelines.
46  begin
47      fWire(0 to 127) := grainLfsrReg; -- We store the last values at
48      gWire(0 to 127) := grainNfsrReg;
49      grainLfsrNext <= grainLfsrReg(n to 127) & iGrainIv; -- Shift to the left.
50      grainNfsrNext <= grainNfsrReg(n to 127) & iGrainKey; -- Default values. when loading
51
52      enableNext <= iGrainYEnable;
53      enableNext2 <= enableReg;
54
55      -- For loop starts
56      for k in 0 to n - 1 loop -- Generate 1 bit at a time for G, f and Y

```

```

1
2     if (g = 0) then -- NOT USING GALOIS
3         fWire(128 + k) := fWire(k) xor fWire(k + 7) xor fWire(k + 38) xor fWire(70 + k) xor fWire(81 + k)
4     xor fWire(96 + k);
5
6         gWire(128 + k) := gWire(k) xor fWire(k) xor gWire(k + 26) xor gWire(k + 56) xor gWire(k + 91) xor
7     gWire(k + 96) xor
8         (gWire(k + 3) and gWire(k + 67)) xor (gWire(k + 11) and gWire(k + 13)) xor (gWire(k + 17) and
9     gWire(k + 18)) xor
10        (gWire(k + 27) and gWire(k + 59)) xor (gWire(k + 40) and gWire(k + 48)) xor (gWire(k + 61) and
11    gWire(k + 65)) xor
12        (gWire(k + 68) and gWire(k + 84)) xor (gWire(k + 88) and gWire(k + 92) and gWire(k + 93) and
13    gWire(k + 95)) xor
14        (gWire(k + 22) and gWire(k + 24) and gWire(k + 25)) xor (gWire(k + 70) and gWire(k + 78) and
15    gWire(k + 82));
16     else -- USING GALOIS
17         if (n = 16) then -- 16 PARA
18             fWire(128 + k) := fWire(k) xor fWire(k + 7) xor fWire(k + 38) xor fWire(k + 70); --f127 = s0 ? s7 ?
19         s38 ? s70
20
21         --fWire(k+112 + tconst3) xor
22         fWire(128 + k + 16) := fWire(k + 112 + tconst3) xor fWire(k + 65 + tconst) xor fWire(k + 80 +
23     tconst); --f111 = s112 ? s65 ? s80
24         gWire(128 + k) := fWire(k) xor gWire(k) xor gWire(k + 56) xor (gWire(k + 3) and gWire(k +
25     67))
26         xor (gWire(k + 11) and gWire(k + 13)) xor (gWire(k + 40) and gWire(k + 48)) xor
27         (gWire(k + 22) and gWire(k + 24) and gWire(k + 25)) xor (gWire(k + 70) and gWire(k + 78) and
28     gWire(k + 82));
29
30         gWire(128 + k + 16) := gWire(k + 112 + tconst3) xor gWire(k + 10 + tconst) xor gWire(k + 75 +
31     tconst)
32         xor gWire(k + 80 + tconst) xor (gWire(k + 1 + tconst) and gWire(k + 2 + tconst))
33         xor (gWire(k + 11 + tconst) and gWire(k + 43 + tconst)) xor (gWire(k + 45 + tconst)
34         and gWire(k + 49 + tconst)) xor (gWire(k + 72 + tconst) and gWire(k + 76 + tconst)
35         and gWire(k + 77 + tconst) and gWire(k + 79 + tconst)) xor (gWire(k + 68 + tconst) and gWire(k
36     + 52 + tconst));
37
38     elsif (n = 8) then
39         fWire(128 + k) := fWire(k + 0) xor fWire(k + 7) xor fWire(k + 38);
40         fWire(128 + k + 8) := fWire(k + 120) xor fWire(k + 62);
41         fWire(128 + k + 16) := fWire(k + 112) xor fWire(k + 65);
42         fWire(128 + k + 24) := fWire(k + 104) xor fWire(k + 72);
43
44         gWire(128 + k) := fWire(k + 0) xor gWire(k + 0) xor (gWire(k + 3) and gWire(k + 67)) xor
45     (gWire(k + 88) and gWire(k + 92) and gWire(k + 93) and gWire(k + 95));
46         gWire(128 + k + 8) := gWire(k + 120) xor (gWire(k + 9) and gWire(k + 10)) xor (gWire(k + 3)
47     and gWire(k + 5)) xor (gWire(k + 32) and gWire(k + 40)) xor (gWire(k + 60) and gWire(k + 76));
48         gWire(128 + k + 16) := gWire(k + 112) xor gWire(k + 10) xor gWire(k + 40) xor (gWire(k + 11)
49     and gWire(k + 43)) xor gWire(k + 75) xor (gWire(k + 6) and gWire(k + 8) and gWire(k + 9));
50         gWire(128 + k + 24) := gWire(k + 104) xor gWire(k + 72) xor (gWire(k + 37) and gWire(k + 41))
51     xor (gWire(k + 46) and gWire(k + 54) and gWire(k + 58));
52
53     elsif (n <= 4) then
54         fWire(128 + k) := fWire(k + 0) xor fWire(k + 7);
55         fWire(128 + k + 4) := fWire(k + 124) xor fWire(k + 34);
56         fWire(128 + k + 8) := fWire(k + 120) xor fWire(k + 62);

```

```

1      fWire(128 + k + 12) := fWire(k + 116) xor fWire(k + 69);
2      fWire(128 + k + 16) := fWire(k + 112) xor fWire(k + 80);
3
4      if (n = 4) then
5          gWire(128 + k) := fWire(k + 0) xor gWire(k + 0) xor (gWire(k + 3) and gWire(k + 67));
6          gWire(128 + k + 4) := gWire(k + 124) xor gWire(k + 22) xor gWire(k + 52) xor (gWire(k + 23)
7 and gWire(k + 55));
8          gWire(128 + k + 8) := gWire(k + 120) xor (gWire(k + 9) and gWire(k + 10)) xor (gWire(k + 3)
9 and gWire(k + 5));
10         gWire(128 + k + 12) := gWire(k + 116) xor (gWire(k + 70) and gWire(k + 66) and gWire(k +
11 58));
12         gWire(128 + k + 16) := gWire(k + 112) xor (gWire(k + 6) and gWire(k + 8) and gWire(k + 9));
13         gWire(128 + k + 20) := gWire(k + 108) xor (gWire(k + 68) and gWire(k + 72) and gWire(k +
14 73) and gWire(k + 75));
15         gWire(128 + k + 24) := gWire(k + 104) xor gWire(k + 72) xor (gWire(k + 37) and gWire(k +
16 41));
17         gWire(128 + k + 28) := gWire(k + 100) xor (gWire(k + 40) and gWire(k + 56)) xor gWire(k +
18 63) xor (gWire(k + 12) and gWire(k + 20));
19         elsif (n = 2) then
20
21             gWire(128 + k) := gWire(k + 0) xor fWire(k + 0);
22             gWire(128 + k + 2) := gWire(k + 126) xor (gWire(k + 1) and gWire(k + 65));
23             gWire(128 + k + 4) := gWire(k + 124) xor (gWire(k + 57) and gWire(k + 61));
24             gWire(128 + k + 6) := gWire(k + 122) xor (gWire(k + 5) and gWire(k + 7));
25             gWire(128 + k + 8) := gWire(k + 120) xor (gWire(k + 9) and gWire(k + 10));
26             -- g119 to g115, extra space here.
27             gWire(128 + k + 12) := gWire(k + 116) xor (gWire(k + 15) and gWire(k + 47));
28             gWire(128 + k + 14) := gWire(k + 114) xor gWire(k + 12);
29             gWire(128 + k + 16) := gWire(k + 112) xor (gWire(k + 6) and gWire(k + 8) and gWire(k + 9));
30             gWire(128 + k + 18) := gWire(k + 110) xor gWire(k + 73);
31             gWire(128 + k + 20) := gWire(k + 108) xor (gWire(k + 62) and gWire(k + 58) and gWire(k +
32 50));
33             gWire(128 + k + 22) := gWire(k + 106) xor (gWire(k + 18) and gWire(k + 26));
34             gWire(128 + k + 24) := gWire(k + 104) xor gWire(k + 72);
35             gWire(128 + k + 26) := gWire(k + 102) xor gWire(k + 30);
36             gWire(128 + k + 28) := gWire(k + 100) xor (gWire(k + 40) and gWire(k + 56));
37             gWire(128 + k + 30) := gWire(k + 98) xor (gWire(k + 58) and gWire(k + 62) and gWire(k + 63)
38 and gWire(k + 65));
39         end if;
40
41     end if;
42
43     end if; -- Done generating f and g for alla para versions
44     -- Generating Y for all para versions + when and when not using y para.
45
46     if (yt = 0) then -- NOT USING Y transform
47
48         yWire(k) := (gWire(k + 12) and fWire(k + 8)) xor (fWire(k + 13) and fWire(k + 20)) xor
49         (gWire(k + 95) and fWire(k + 42)) xor (fWire(k + 60) and fWire(k + 79)) xor
50         (gWire(k + 12) and gWire(95 + k) and fWire(94 + k)) xor -- This is the h function (to the left and up)
51         fWire(k + 93) xor gWire(k + 2) xor gWire(k + 15) xor gWire(k + 36) xor gWire(k + 45) xor
52         gWire(k + 64) xor gWire(k + 73) xor gWire(k + 89);
53
54     else -- USING y Transform.
55
56         if (n <= 16) then

```

```

1      yWire(k) := (gWire(k + 12) and fWire(k + 8)) xor (fWire(k + 13) and fWire(k + 20)) xor gWire(k +
2 15) xor
3      (gWire(k + 12) and gWire(k + 95) and fWire(k + 94)) xor gWire(k + 2) xor gWire(k + 64);
4      yWire2(k) := (gWire(k + 79) and fWire(k + 26)) xor fWire(k + 77) xor gWire(k + 73) xor gWire(k
5 + 57) xor
6      (fWire(k + 44) and fWire(k + 63)) xor gWire(k + 20) xor gWire(k + 29);
7      --(fWire(k + 44 + tconst2) and fWire(k + 63 + tconst2)) xor gWire(k + 20 + tconst2) xor gWire(k
8 + 29 + tconst2);
9
10     PipelineNext(k) <= yWire2(k);
11
12     if (iGrainYEnable = '0') then -- Pipeline
13         yWire(k) := yWire(k) xor PipelineReg(k);
14     end if;
15
16     gWire(128 + k + 16) := gWire(128 + k + 16) xor (yWire2(k) and enableReg);--iGrainYEnable);
17     fWire(128 + k + 16) := fWire(128 + k + 16) xor (yWire2(k) and enableReg);
18 end if;
19
20 end if;
21
22 gWire(128 + k) := gWire(128 + k) xor (yWire(k) and iGrainYEnable);
23 fWire(128 + k) := fWire(128 + k) xor (iGrainKey(k) and iGrainFP1) xor (yWire(k) and iGrainYEnable);
24 -- iGrainFP1 and iGrainYEnable will never be one at the same time.
25
26 if (iGrainStart = '1') then -- Loading which value is shifted in
27     grainLfsrNext(128 - n + k) <= fWire(128 + k); --xor (iGrainIv(k) AND (NOT iGrainStart));
28     grainNfsrNext(128 - n + k) <= gWire(128 + k); -- xor (iGrainKey(k) AND (NOT iGrainStart))
29
30     if (g = 0) then -- Not doing galois
31
32     else
33         if (n = 16) then -- 112 96
34             grainLfsrNext(128 - n + k - 16) <= fWire(128 + k + 16); -- First feedback function goes here.
35             grainNfsrNext(128 - n + k - 16) <= gWire(128 + k + 16);
36         elsif (n = 8) then
37             grainLfsrNext(128 - n + k - 8) <= fWire(128 + k + 8);
38             grainLfsrNext(128 - n + k - 16) <= fWire(128 + k + 16);
39             grainLfsrNext(128 - n + k - 24) <= fWire(128 + k + 24);
40             grainNfsrNext(128 - n + k - 8) <= gWire(128 + k + 8);
41             grainNfsrNext(128 - n + k - 16) <= gWire(128 + k + 16);
42             grainNfsrNext(128 - n + k - 24) <= gWire(128 + k + 24);
43         elsif (n <= 4) then
44             grainLfsrNext(128 - n + k - 4) <= fWire(128 + k + 4);
45             grainLfsrNext(128 - n + k - 8) <= fWire(128 + k + 8);
46             grainLfsrNext(128 - n + k - 12) <= fWire(128 + k + 12);
47             grainLfsrNext(128 - n + k - 16) <= fWire(128 + k + 16);
48
49             if (n = 4) then
50                 grainNfsrNext(128 - n + k - 4) <= gWire(128 + k + 4);
51                 grainNfsrNext(128 - n + k - 8) <= gWire(128 + k + 8);
52                 grainNfsrNext(128 - n + k - 12) <= gWire(128 + k + 12);
53                 grainNfsrNext(128 - n + k - 16) <= gWire(128 + k + 16);
54                 grainNfsrNext(128 - n + k - 20) <= gWire(128 + k + 20);
55                 grainNfsrNext(128 - n + k - 24) <= gWire(128 + k + 24);
56                 grainNfsrNext(128 - n + k - 28) <= gWire(128 + k + 28);

```



```

1      elsif (n = 2) then
2          grainNfsrNext(128 - n + k - 2) <= gWire(128 + k + 2);
3          grainNfsrNext(128 - n + k - 4) <= gWire(128 + k + 4);
4          grainNfsrNext(128 - n + k - 6) <= gWire(128 + k + 6);
5          grainNfsrNext(128 - n + k - 8) <= gWire(128 + k + 8);
6          grainNfsrNext(128 - n + k - 12) <= gWire(128 + k + 12);
7          grainNfsrNext(128 - n + k - 14) <= gWire(128 + k + 14);
8          grainNfsrNext(128 - n + k - 16) <= gWire(128 + k + 16);
9          grainNfsrNext(128 - n + k - 18) <= gWire(128 + k + 18);
10         grainNfsrNext(128 - n + k - 20) <= gWire(128 + k + 20);
11         grainNfsrNext(128 - n + k - 22) <= gWire(128 + k + 22);
12         grainNfsrNext(128 - n + k - 24) <= gWire(128 + k + 24);
13         grainNfsrNext(128 - n + k - 26) <= gWire(128 + k + 26);
14         grainNfsrNext(128 - n + k - 28) <= gWire(128 + k + 28);
15         grainNfsrNext(128 - n + k - 30) <= gWire(128 + k + 30);
16     end if;
17
18     end if;
19
20     end if;
21     end if;
22 end loop;
23
24     oGrainY <= yWire(0 to n-1);
25
26 end process;
27 -----
28
29 end behavioral;
30

```

31

32 Ακολουθεί το περιεχόμενο του αρχείου accumulator.vhd

33

```

34 library IEEE;
35 use IEEE.STD_LOGIC_1164.all;
36
37 entity accumulator is
38     generic (
39         n1 : integer; -- Parallellization/unrolling for accumulator. (half of the grain)
40         n2 : integer -- Parallellization/unrolling for grain. n1*2
41     );
42     port (
43         iAccumStart      : in STD_LOGIC;
44         iAccumY          : in STD_LOGIC_VECTOR(0 to n2 - 1); -- Send n2 bits. The last half only used for
45 loading.
46         oAccumRegFeedback : out STD_LOGIC_vector(63 downto 0); -- Basically tag.
47
48         iAccumMsg       : in STD_LOGIC_VECTOR(0 to n1 - 1);
49         iAccumClk       : in STD_LOGIC;
50         iAccumReset     : in STD_LOGIC
51     );
52 end accumulator;

```

```

1
2 architecture Behavioral of accumulator is
3 -----
4
5 -- Define the two registers: LFSR & NFSR (You can't use the same signal for input end Behavioral;
6 signal AccumReg      : STD_LOGIC_vector(63 downto 0); -- Current value
7 signal AccumNext     : STD_LOGIC_vector(63 downto 0); -- Next value
8 signal AccumShiftReg : STD_LOGIC_vector(63 downto 0); -- Current value
9 signal AccumShiftNext : STD_LOGIC_vector(63 downto 0); -- Next value
10
11 -- Since the tag is defined as  $t_i = a^{i_L+1}$ ,  $0 \leq i \leq 31$ .
12 -- It's better if the shift and accum are encoded that way. Which is why downto is used instead of to.
13 --constant n1 : integer := 32; -- Accum parallellization. Supports up to 64
14 --constant n2 : integer := n1*2; -- real parallelization.
15 -----
16
17 begin
18 -----
19 seq : process (iAccumClk, iAccumReset)
20 begin
21     if (iAccumReset = '1') then
22         AccumReg      <= (others => '0');
23         AccumShiftReg <= (others => '0');
24     elsif (rising_edge(iAccumClk)) then
25         AccumReg      <= AccumNext;
26         AccumShiftReg <= AccumShiftNext;
27     end if;
28 end process;
29 -----
30
31
32 comb : process (iAccumStart, iAccumY,
33               iAccumReset, AccumReg, AccumShiftReg,
34               iAccumMsg)
35     variable AccumRegNewval  : STD_LOGIC_VECTOR(63 downto 0); -- New generated values for
36 accum.
37     variable AccumShiftRegWire : STD_LOGIC_VECTOR(63 + (n1 - 1) downto 0); -- Wire for ShiftReg |
38 n1-1 YAccum bits, that are required in accumlogic.
39     begin
40         AccumShiftRegWire(63 + (n1 - 1) downto n1 - 1) := AccumShiftReg; -- Rest n1-2.
41         if (n1 > 1) then -- Needs to used the YAccum value in updating.
42
43             AccumShiftRegWire := AccumShiftReg & iAccumY(0 to n1 - 2);
44             -- AccumShiftRegWire(n1-2 downto 0) := iAccumY(n1-1 downto 1); -- Only n1-1 values are of the
45 yAccum is required for the wire
46
47         else
48             AccumShiftRegWire := AccumShiftReg; --
49         end if;
50
51         for k in 0 to 63 loop
52             AccumRegNewval(k) := AccumReg(k);
53             for a in 0 to n1 - 1 loop -- Accum logic for the parallellization.
54                 AccumRegNewval(k) := AccumRegNewval(k) xor (iAccumMsg(n1 - 1 - a) and
55 AccumShiftRegWire(a + k)); --
56             end loop;

```

```

1
2   end loop;
3   --iAccumMsg
4
5   -- It's mentioned in the paper that  $t_i = a^{i-1}$ ,  $0 \leq i \leq 31$ . Which means we need to reverse the bits for
6   the output.
7   AccumNext      <= AccumRegNewval;
8   oAccumRegFeedback <= AccumReg;
9   if (iAccumStart = '1') then -- Normal mode n/2 shift.
10      AccumShiftNext <= AccumShiftReg(63 - n1 downto 0) & iAccumY(0 to (n1 - 1)); -- Does
11      accumulation with n2/2 bits
12
13      else -- Loading. n shift
14          if (n2 = 64) then
15              AccumShiftNext <= iAccumY; -- Loads all values directly into the reg.
16
17          elsif (n2 = 1) then
18              AccumShiftNext <= AccumShiftReg; -- paused.
19
20          else
21              AccumShiftNext <= AccumShiftReg(63 - n2 downto 0) & iAccumY(0 to (n2 - 1)); -- Loads all the Y
22              values sent in. n2 bits.
23
24          end if;
25      end if;
26
27  end process;
28  -----
29  end behavioral;
30

```

31

32 Στη συνέχεια το περιεχόμενο του αρχείου AuthPipeline.vhd

```

33
34 library IEEE;
35 use IEEE.std_logic_1164.all;
36
37 entity authPipeline is
38     generic (
39         n      : integer;
40         ndiv2 : integer;
41         ia     : integer -- Isolation or not
42     );
43     port (
44         iAuthPipelineMsgIn      : in std_logic_vector (0 to ndiv2 - 1);
45         oAuthPipelineMsgReg     : out std_logic_vector (0 to ndiv2 - 1);
46         iAuthPipelineYAccum     : in std_logic_vector (0 to n - 1);
47         oAuthPipelineYAccumReg  : out std_logic_vector (0 to n - 1);
48         iAuthPipelineAccumStart : in std_logic;
49         oAuthPipelineAccumStartReg : out std_logic;
50         iAuthPipelineClk       : in std_logic;
51         iAuthPipelineReset     : in std_logic
52     );
53 end authPipeline;

```

```

1
2 architecture Behavioral of authPipeline is
3
4     signal MsgReg, MsgNext, MsgReg2, MsgNext2      : std_logic_vector(0 to ndiv2 - 1); -- Current value
5     signal YAccumReg, YAccumNext                  : std_logic_vector(0 to n - 1); -- Current value
6     signal startReg, startNext, startReg2, startNext2 : std_logic;
7     -----
8 begin
9     -----
10    seq : process (iAuthPipelineClk, iAuthPipelineReset)
11    begin
12        if (iAuthPipelineReset = '1') then
13            MsgReg  <= (others => '0');
14            YAccumReg <= (others => '0');
15            startReg <= '0';
16            MsgReg2  <= (others => '0');
17            startReg2 <= '0';
18        elsif (rising_edge(iAuthPipelineClk)) then
19            YAccumReg <= YAccumNext;
20            MsgReg    <= MsgNext;
21            startReg  <= startNext;
22            MsgReg2   <= MsgNext2;
23            startReg2 <= startNext2;
24        end if;
25    end process;
26
27    -----
28    comb : process (iAuthPipelineMsgIn, iAuthPipelineYAccum, MsgReg, MsgReg2, YAccumReg, startReg,
29    startReg2, iAuthPipelineAccumStart)
30    begin
31        YAccumNext <= iAuthPipelineYAccum;
32        MsgNext    <= iAuthPipelineMsgIn;
33        startNext  <= iAuthPipelineAccumStart;
34        MsgNext2   <= MsgReg;
35        startNext2 <= startReg;
36
37        if (ia = 1) then
38            oAuthPipelineMsgReg    <= MsgReg;
39            oAuthPipelineYAccumReg  <= YAccumReg;
40            oAuthPipelineAccumStartReg <= startReg;
41
42        else -- No isolation.
43            oAuthPipelineMsgReg    <= iAuthPipelineMsgIn;
44            oAuthPipelineYAccumReg  <= iAuthPipelineYAccum;
45            oAuthPipelineAccumStartReg <= iAuthPipelineAccumStart;
46        end if;
47
48    end process;
49    -----
50 end Behavioral;
51

```

52

53 Παρομοίως το περιεχόμενο του αρχείου ClockDiv.vhd

```

1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.all;
4 use IEEE.NUMERIC_STD.all;
5 use IEEE.math_real.all;
6
7 entity clock_div is
8   generic (
9     ctype : integer;
10    clkdivnum : integer -- How much clock division. Put to 1 to disable.
11  );
12  port (
13    clk : in STD_LOGIC;
14    reset : in STD_LOGIC;
15    clkdiv : out STD_LOGIC
16  );
17 end clock_div;
18
19 architecture Behavioral of clock_div is
20
21   constant CounterBits : integer := integer(ceil(log2(real(clkdivnum)))); -- Get the highest counter
22   needed.
23   signal shiftReg, shiftRegNext : unsigned(0 to CounterBits - 1); -- 31 STD_LOGIC_VECTOR. For counting
24   the clock cycles in each stage.
25
26 begin
27   seq : process (clk, reset)
28   begin
29     if (ctype = 1) then
30       if (reset = '1') then
31         shiftReg <= (others => '0');
32         shiftReg(0) <= '1'; -- When using original for new one.
33       elsif (rising_edge(clk)) then
34         shiftReg <= shiftRegNext;
35       end if;
36     end if;
37   end process;
38   comb : process (shiftReg, clk)
39   begin
40     if (ctype = 1) then
41       shiftRegNext <= shiftReg + 1;
42       clkdiv <= shiftReg(0);
43     else
44       clkdiv <= clk; -- Just output normal clock otherwise.
45     end if;
46   end process;
47 end Behavioral;
48
49
50

```

51

52 ακολουθεί το περιεχόμενο του αρχείου Controller.vhd

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.NUMERIC_STD.all;
4
5  use IEEE.math_real.all;
6
7  -----
8  entity controller is
9      generic (
10         n      : integer--;
11         ndiv2  : integer;
12         ctype  : integer;
13         clkdivnum : integer -- How much clock division.
14
15
16         --b1 : INTEGER -- How many bits you wanna load.
17     );
18     port (
19         iControllerEnable    : in std_logic; -- Enable signal from top. Paused if zero.
20
21         oControllerYFlag     : out std_logic; -- If keystream is available just goes to output
22         oControllerYEnable   : out std_logic; -- Input to F and G, is in init stage if 1. coming from contr
23         oControllerMsgNewval : out std_logic_vector(0 to ndiv2 - 1); -- Input to accumlogic from controlle
24         iControllerMsgIn     : in std_logic_vector(0 to ndiv2 - 1); -- Input to controller from Top.
25
26         oControllerAccumStart : out std_logic; -- (Decides whether or not accum should be used or not. Will be
27         oControllerGrainStart : out std_logic; -- Controls if the grain runs. Is automatically stopped during
28         oControllerFP1       : out std_logic; -- Sending out if we should do FP1
29         iControllerYFeedback  : in std_logic_vector(0 to n - 1); -- Get the Y values for outputting from the
30         oControllerYAccum    : out std_logic_vector(0 to n - 1); -- Output Y that goes to accum. When it's
31         oControllerYOut      : out std_logic_vector(0 to ndiv2 - 1);
32
33         iControllerCryptMode  : std_logic; -- 1 = decryption. 0 = Encryption
34         iControllerCryptEnable : std_logic; -- Enable/disable encryption
35         iControllerReset      : in std_logic;
36         iControllerClk        : in std_logic; -- For the counter register so it shifts 1 every 32 clock cycles.
37         iControllerClk2       : in std_logic -- Used in 1 para modified/new controller.
38     );
39
40 end controller;
41
42 -----
43
44 architecture Behavioral of controller is
45     type stateType is (RESET, LOAD, INIT, ACCUMLOAD, NORMAL);
46     signal state, nextState : stateType;
47
48     -- Key/iv must be n or else FP1 doesn't work.
49     constant ees          : integer := 1;
50     constant LoadClock    : integer := (128/n); -- Clock cycles for accumulator loading and
51     also grain loading.
52     constant InitClock    : integer := (256/n); -- For initialization.
53     constant TotalClock   : integer := LoadClock * 2 + InitClock; -- Total amount of clock
54     cycles.
55     constant CounterBits  : integer := integer(ceil(log2(real(InitClock)))); -- Get the highest
56     counter needed.

```

```

1
2   constant Index1           : integer := (LoadClock/(clkdivnum)) - 1; -- Register that is 1 when
3   init (3)
4   constant Index2           : integer := ((LoadClock + InitClock)/clkdivnum) - 1; -- Register that
5   is 1 when accumuload(11. 2
6   constant Index3           : integer := ((2 * LoadClock + InitClock)/clkdivnum) - 1; -- When all
7   finished. (15)
8
9   signal controllerCounterReg, controllerCounterNext : unsigned(0 to Index3); -- Different counter size
10  depending on the controller
11  signal controllerCounterReg2, controllerCounterNext2 : unsigned(0 to (CounterBits - 1)); -- Different counter
12  size depending on the controller
13
14  signal grainStartReg, grainStartNext           : std_logic;
15  signal FP1Reg, FP1Next                         : std_logic;
16  signal YEnableReg, YEnableNext                 : std_logic;
17
18  -- For 1 para only
19  signal modeReg, modeNext : std_logic; -- 1 = doing accum, 0 = keystream for the 1 para version which cant
20  do both at the same time.
21  signal prevReg, prevNext : std_logic; -- Used to store the keystream xor ciphertext (ciphertext will be
22  message then), which will be used during decrypt.
23
24  -----
25  begin
26  -----
27
28  seq : process (iControllerClk, iControllerReset)
29  begin
30      if (iControllerReset = '1') then
31          state <= RESET;
32          controllerCounterReg2 <= (others => '0');
33          controllerCounterReg <= (others => '0');
34          grainStartReg <= '0';
35          FP1Reg <= '0';
36          YEnableReg <= '0';
37      elsif (rising_edge(iControllerClk)) then
38          state <= nextState;
39          controllerCounterReg <= controllerCounterNext;
40          controllerCounterReg2 <= controllerCounterNext2;
41          grainStartReg <= grainStartNext;
42          FP1Reg <= FP1Next;
43          YEnableReg <= YEnableNext;
44
45      end if;
46  end process;
47
48  seq2 : process (iControllerClk2, iControllerReset) -- 1 para with modified controller requires the normal
49  clock to run the other two registers.
50  begin
51      if (n = 1) then
52          if (iControllerReset = '1') then
53              modeReg <= '0';
54              prevReg <= '0';
55          elsif (rising_edge(iControllerClk2)) then
56              modeReg <= modeNext;

```

```

1     prevReg <= prevNext;
2     end if;
3     end if;
4     end process;
5     -----
6     comb : process (state, iControllerMsgIn, FP1Reg, grainStartReg, YEnableReg, controllerCounterReg,
7 iControllerCryptMode,
8     iControllerCryptEnable, controllerCounterReg2, iControllerEnable, iControllerYFeedback, modeReg,
9 prevReg) -- iControllerMsgFlag
10    variable yAccumWire : std_logic_vector(0 to n - 1); -- Wire for
11    variable yOutWire  : std_logic_vector(0 to ndiv2 - 1);
12    begin
13    -----
14
15    -- Code used in both controllers.
16    yAccumWire := (others => '0');
17    yOutWire  := (others => '0');
18    if (n > 1) then
19        for k in 0 to ndiv2 - 1 loop
20            yAccumWire(k) := iControllerYFeedback(k * 2 + 1);
21            yOutWire(k)  := iControllerYFeedback(k * 2);
22        end loop;
23    end if;
24
25    if (ctype = 0) then
26        grainStartNext    <= grainStartReg;
27        FP1Next           <= FP1Reg;
28        YEnableNext       <= YEnableReg;
29        oControllerGrainStart <= grainStartReg;
30        oControllerFP1     <= FP1Reg;
31        oControllerYEnable  <= YEnableReg;
32
33        oControllerYFlag    <= '0'; -- If keystream is available just goes to output
34
35        nextState          <= state;
36        controllerCounterNext2 <= controllerCounterReg2;
37        oControllerMsgNewval <= (others => '0');
38        oControllerAccumStart <= '0'; -- Loading.
39
40        oControllerYAccum    <= (others => '0');
41
42        oControllerYOut      <= yOutWire;
43
44        modeNext             <= modeReg;
45        prevNext             <= prevReg;
46
47    -----
48    case (state) is
49
50        when RESET =>
51            controllerCounterNext2 <= (others => '0');
52
53            grainStartNext    <= '0';
54            FP1Next           <= '0';
55            YEnableNext       <= '0';
56

```



```

1      if (iControllerEnable = '1') then
2          nextState <= LOAD;
3
4      end if;
5
6      -----
7  when LOAD =>
8
9      controllerCounterNext2 <= controllerCounterReg2 + 1;
10     if (controllerCounterReg2 = LoadClock - 2) then -- All loading clock cycles.
11         nextState <= INIT;
12         grainStartNext <= '1';
13         YEnableNext <= '1';
14         controllerCounterNext2 <= (others => '0');
15     end if;
16
17     -----
18  when INIT =>
19
20     controllerCounterNext2 <= controllerCounterReg2 + 1;
21     if (controllerCounterReg2 = InitClock - 1) then
22         nextState <= ACCUMLOAD;
23         FP1Next <= '1';
24         YEnableNext <= '0';
25         controllerCounterNext2 <= (others => '0');
26     end if;
27
28     -----
29  when ACCUMLOAD =>
30     -- Run for 32 clock with message sent into logic = 0.
31     -- Then we set message to one to put into accum
32     -- Then message zero again for 32 cloc => loading of accum & shift reg.
33
34     oControllerYFlag <= '1';
35     oControllerMsgNewval <= iControllerMsgIn;
36
37     controllerCounterNext2 <= controllerCounterReg2 + 1;
38
39     if (n = 1) then
40         oControllerAccumStart <= '1'; -- 1 para has paused or no pause. 1 means we shift in 1 value.
41     else
42         oControllerAccumStart <= '0'; -- n values shifted in during loading when accum 0.
43     end if;
44     oControllerYAccum <= iControllerYFeedback; -- Loads all 32 values.
45     if (controllerCounterReg2 = LoadClock/2) then -- After half we put message to 1 to just load the
46 shift register values into the accumulator.
47
48     end if;
49
50     if (controllerCounterReg2 = LoadClock - 1) then -- All bits are shifted into the shift register.
51         nextState <= NORMAL;
52         FP1Next <= '0';
53         controllerCounterNext2 <= (others => '0');
54     end if;
55
56     -----

```

```

1      when NORMAL =>
2
3          oControllerYFlag <= '1'; -- If keystream is available just goes to output
4
5
6      if (n = 1) then
7          modeNext          <= not modeReg; -- Every second clock cycle this occurs.
8          oControllerAccumStart <= modeReg; -- Only active every second clock cycle.
9          if (modeReg = '0') then -- Always send zero when everything is paused.
10             yOutWire(0) := iControllerYFeedback(0); -- Keystream bit.
11
12         else
13             yAccumWire(0) := iControllerYFeedback(0); -- Mac bit.
14         end if;
15     else
16
17         oControllerAccumStart <= '1'; --
18     end if;
19
20     if (n = 1) then
21         if (iControllerCryptEnable = '0') then
22
23             prevNext <= iControllerMsgIn(0); -- Needs to be the message when cryptenable is off.
24             yOutWire := (others => '0'); -- No encryption/decryption in the current clock. YOut will be
25 just 0 xor Message = message.
26         else
27             prevNext <= yOutWire(0) xor iControllerMsgIn(0); -- Will only be used when 1 para.
28         end if;
29
30     else
31         if (iControllerCryptEnable = '0') then
32
33
34             yOutWire := (others => '0');
35         end if;
36
37     end if;
38
39     -- Encrypt and decrypt.
40     if (iControllerCryptMode = '1') then -- Decryption.
41         if (n = 1) then
42             if (modeReg = '0') then
43                 oControllerMsgNewval(0) <= '0'; -- Message going to accum is 0 zero when accum is
44 paused.
45             else
46                 oControllerMsgNewval(0) <= prevReg;
47             end if;
48         else
49             oControllerMsgNewval <= yOutWire xor iControllerMsgIn; -- mi = KeyStream xor ci
50 (ciphertext send in)
51         end if;
52     else
53         oControllerMsgNewval <= iControllerMsgIn;
54
55     end if;
56

```

```

1      -- Makes wires for the signals so that everything can be grouped together.
2      oControllerYAccum <= yAccumWire; -- Ports the wires out of the design.
3      oControllerYOut  <= yOutWire xor iControllerMsgIn;
4      -----
5
6      when others =>
7
8      end case; -- Ends all the states.
9      else -- Alternative controller.
10
11     -- 1 para: Register for saving message. modereg as accumstart? Then YOut should zero when modereg
12     is zero.
13     controllerCounterNext(0 to Index3) <= iControllerEnable & controllerCounterReg(0 to Index3 - 1);
14
15     oControllerYFlag          <= controllerCounterReg(Index2); --AND (NOT
16     controllerCounterReg2(511)); -- When 1 we are doing keystream generation otherwise doing accum. Always 1
17     during accumload. Note that in the other code we used a register value that was 0 when we did keystream.
18     oControllerYEnable       <= controllerCounterReg(Index1) and (not
19     controllerCounterReg(Index2)); -- When loading is done and when init is not finished, we YEnable.
20     oControllerGrainStart    <= controllerCounterReg(Index1);
21     oControllerFP1          <= controllerCounterReg(Index2) and (not controllerCounterReg(Index3));
22
23     oControllerYOut          <= (others => '0');
24     oControllerYAccum       <= (others => '0');
25
26     modeNext                 <= modeReg;
27     prevNext                 <= prevReg;
28
29     oControllerAccumStart    <= '0'; -- Zero by default. 1 in normal state for all paras. 1 in accumload
30     and then when accumulator is active in the normal state, for 1 para.
31
32
33     -- Muxes for the output signal as well as the yaccum signal going to the accumulator.
34     if (controllerCounterReg(Index3) = '1') then -- Normal state.
35         if (n = 1) then -- If 1 para
36             modeNext          <= ((not modeReg) and controllerCounterReg(Index3)); -- Changes value
37             between 1 and 0 after we reach the normal state.
38             oControllerAccumStart <= modeReg and controllerCounterReg(Index3);
39             if (modeReg = '0') then -- Always send zero when everything is paused.
40                 yOutWire(0) := iControllerYFeedback(0); -- Keystream bit.
41
42             else
43                 yAccumWire(0) := iControllerYFeedback(0); -- Mac bit.
44             end if;
45         else
46             oControllerAccumStart <= controllerCounterReg(Index3); -- 1 when in normal.
47         end if;
48
49         if (iControllerCryptEnable = '0') then
50
51             yOutWire := (others => '0'); -- No encryption/decryption in the current clock.
52         else
53             oControllerYOut <= yOutWire; -- XOR iControllerMsgIn; Every second bit.
54
55         end if;
56

```

```

1      if (n = 1) then
2          prevNext <= yOutWire(0) xor iControllerMsgIn(0); -- Used for decryption in 1 para to store the
3          plaintext (message) needed for next clock.
4      end if;
5      oControllerYAccum <= yAccumWire; -- Every other second bit.
6
7      elsif (controllerCounterReg(Index2) = '1') then -- In accumload.
8          oControllerYAccum <= iControllerYFeedback;
9          if (n = 1) then
10             oControllerAccumStart <= '1'; -- 1 para needs accumload active
11         end if;
12     end if;
13
14     if (controllerCounterReg(Index3) = '1') then -- Adding encryption/decryption.
15         if (iControllerCryptMode = '1') then -- Decryption.
16             if (n = 1) then --
17                 if (modeReg = '0') then
18                     oControllerMsgNewval(0) <= '0'; -- Message going to accum is 0 zero when accum is paused.
19                 else
20                     oControllerMsgNewval(0) <= prevReg; -- The message is the plaintext generated last clock.
21                 end if;
22             else
23                 oControllerMsgNewval <= yOutWire xor iControllerMsgIn; -- mi = KeyStream xor ci
24             (ciphertext send in)
25             end if;
26         else
27             oControllerMsgNewval <= iControllerMsgIn;
28         end if;
29
30     else
31         oControllerMsgNewVal <= iControllerMsgIn; -- Always just send in the message.
32     end if;
33
34 end if;
35
36 end process;
37
38 end Behavioral;
39

```

40

41 Στη συνέχεια το περιεχόμενο του αρχείου GrainTop.vhd

```

42
43 library IEEE;
44 use IEEE.STD_LOGIC_1164.all;
45 use IEEE.NUMERIC_STD.all;
46
47 -----
48
49 entity grainTop is
50     generic (
51         n      : integer := 64; -- Parallelization level. When using the testbench ignore these values, These are to
52         be set when running synthesis without the testbench

```

```

1     ndiv2   : integer := 32; -- For non-parallelized version, set this to one, otherwise n/2.
2     g       : integer := 0; -- 1 if Galois transform, else 0. If using with testbench you only need to change those
3 values.
4     yt      : integer := 0; -- 1 if using Y-transform, else 0
5     ctype   : integer := 1; -- 1 for optimized controller, 0 for standard.
6     clkdivnum : integer := 2; -- clkdivnum * n = 128 for best result
7     ia      : integer := 1 -- 1 for authentication isolation, else 0.
8 );
9 port (
10    oGrainTopY       : out STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Key stream out.
11    iGrainTopIv      : in  STD_LOGIC_VECTOR(0 to n - 1); -- IV in.
12    iGrainTopKey     : in  STD_LOGIC_vector(0 to n - 1); -- Key in
13    iGrainTopEnable  : in  STD_LOGIC; -- Start
14    iGrainTopReset   : in  STD_LOGIC;
15    iGrainTopClk     : in  STD_LOGIC;
16    oGrainTopYFlag   : out STD_LOGIC; -- When keystream available.
17    oGrainTopTag     : out STD_LOGIC_VECTOR(63 downto 0); -- The tag if using authentication.
18    iGrainTopMsg     : in  STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Message
19    iGrainTopCryptMode : STD_LOGIC; -- 1 = decryption. 0 = Encryption
20    iGrainTopCryptEnable : STD_LOGIC); -- Enable/disable encryption
21
22 end grainTop;
23
24 -----
25
26 architecture structural of grainTop is
27
28 -----CREATE COMPONENTS-----
29 component clock_div is
30     generic (
31         ctype   : integer;
32         clkdivnum : integer
33     );
34
35     port (
36         clk   : in  STD_LOGIC;
37         reset : in  STD_LOGIC;
38         clkdiv : out STD_LOGIC
39     );
40 end component;
41
42 component authPipeline is
43     generic (
44         n : integer;
45         ndiv2 : integer;
46         ia : integer); -- Isolation or not
47
48     port (
49         iAuthPipelineMsgIn      : in  STD_LOGIC_VECTOR (0 to (ndiv2) - 1);
50         oAuthPipelineMsgReg     : out STD_LOGIC_VECTOR (0 to (ndiv2) - 1);
51         iAuthPipelineYAccum     : in  STD_LOGIC_VECTOR (0 to n - 1);
52         oAuthPipelineYAccumReg  : out STD_LOGIC_VECTOR (0 to n - 1);
53         iAuthPipelineAccumStart : in  STD_LOGIC;
54         oAuthPipelineAccumStartReg : out STD_LOGIC;
55         iAuthPipelineClk       : in  STD_LOGIC;
56         iAuthPipelineReset     : in  STD_LOGIC

```

```

1     );
2 end component;
3 component controller is
4     generic (
5         n       : integer;
6         ndiv2   : integer;
7         ctype   : integer;
8         clkdivnum : integer
9     );
10
11     port (
12         iControllerEnable : in STD_LOGIC; -- Enable signal from top. Paused if zero.
13         oControllerYFlag   : out STD_LOGIC; -- Flag used for testbench to know when to send in messages
14 and get the output.
15         oControllerYEnable : out STD_LOGIC; -- If y is feedback it's one.
16         oControllerMsgNewval : out STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Input to accumlogic from
17 controlle
18         iControllerMsgIn    : in STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Input to controller from Top.
19         oControllerAccumStart : out STD_LOGIC; -- Decides whether or not accum should be used or not.
20         oControllerGrainStart : out STD_LOGIC; -- For controlling if the cipher is running.
21         oControllerFP1       : out STD_LOGIC; -- Sending out if we should do FP1
22         iControllerYFeedback : in STD_LOGIC_VECTOR(0 to n - 1); -- Get the Y values for outputting.
23         oControllerYAccum    : out STD_LOGIC_VECTOR(0 to n - 1); -- Y output going to accum
24         oControllerYOut      : out STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Y output going to out from the
25 design
26         iControllerCryptMode : STD_LOGIC; -- 1 = decryption. 0 = Encryption
27         iControllerCryptEnable : STD_LOGIC; -- 1 = Enable, 0 = disable encryption in current clock
28         iControllerReset      : in STD_LOGIC;
29         iControllerClk        : in STD_LOGIC; -- For the counter register so it shifts 1 every 32 clock cycles.
30         iControllerClk2       : in STD_LOGIC; -- For the counter register so it shifts 1 every 32 clock cycles.
31     end component;
32
33
34
35
36 component grain is
37     generic (
38         n : integer;
39         g : integer; -- Galois if 1.
40         yt : integer); -- Y transform / pipeline if 1
41
42     port (
43         iGrainStart : in STD_LOGIC; -- When 1 the cipher runs.
44         iGrainFP1   : in STD_LOGIC; -- Active when doing FP1
45         iGrainYEnable : in STD_LOGIC;
46         iGrainIv      : in STD_LOGIC_VECTOR(0 to n - 1);
47         iGrainKey     : in STD_LOGIC_VECTOR(0 to n - 1);
48         oGrainY       : out STD_LOGIC_VECTOR(0 to n - 1);
49         iGrainReset   : in STD_LOGIC;
50         iGrainClk     : in STD_LOGIC
51     );
52 end component;
53
54
55 component accumulator is
56     generic (

```

```

1      n1 : integer; -- Parallellization/unrolling for accumulator. (half of the grain)
2      n2 : integer); -- Parallellization/unrolling for grain. n1*2
3
4      port (
5          iAccumStart      : in STD_LOGIC;
6          iAccumY          : in STD_LOGIC_VECTOR(0 to n2 - 1); -- Send n2 bits. The last half only used for
7 loading.
8          oAccumRegFeedback : out STD_LOGIC_vector(0 to 63); -- Basically tag.
9          iAccumMsg        : in STD_LOGIC_VECTOR(0 to n1 - 1);
10         iAccumClk         : in STD_LOGIC;
11         iAccumReset       : in STD_LOGIC
12     );
13     end component;
14     -----
15
16     -- Define the signals
17
18     signal grainTopLfsrFeedback      : STD_LOGIC_vector(0 to 127); -- Output from grain's LFSR going to F's
19 input
20     signal grainTopLfsrIn            : STD_LOGIC_VECTOR(0 to n - 1); -- Input for grain's LFSR coming from
21 controller (either Iv or LfsrIn, depending on state)
22     signal grainTopLfsrNewval        : STD_LOGIC_VECTOR(0 to n - 1); -- Output coming from F going to
23 controller input
24
25     signal grainTopNfsrFeedback      : STD_LOGIC_vector(0 to 127); -- Output from NFSR going to G's input
26     signal grainTopNfsrIn            : STD_LOGIC_VECTOR(0 to n - 1); -- Input for grain's NFSR from
27 controller. (either key or NfsrIn, depending on state)
28     signal grainTopNfsrNewval        : STD_LOGIC_VECTOR(0 to n - 1); -- Output coming from G going to
29 controller input
30     signal grainTopYFeedback         : STD_LOGIC_VECTOR(0 to n - 1); -- Input to F and G containing Y,
31 Used during INIT STAGE.
32     signal grainTopYEnable           : STD_LOGIC; -- Input to F and G, is in init stage if 1 coming from
33 controller.
34     signal grainTopYFlag             : STD_LOGIC; -- Output from controller to notify when keystream is ready.
35     signal grainTopAccumlogicRegFeedback : STD_LOGIC_vector(63 downto 0); -- Output from accumulator
36 containing the accum register values
37
38     signal grainTopMsgNewval         : STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Input to accumlogic from
39 controller, (Will be MsgIn normally, but is modified during loading to save hardware)
40     signal grainTopAccumStart        : STD_LOGIC; -- (Decides whether or not accum should be used or not.
41 Will be Enable or 0 when y bit is keystream)
42     signal grainTopGrainStart        : STD_LOGIC; -- Controls if the grain runs. Is automatically stopped
43 during accum
44     signal grainTopFP1               : STD_LOGIC; -- Controls if the grain runs. Is automatically stopped during
45 accum
46
47     signal grainTopYAccum            : STD_LOGIC_VECTOR(0 to n - 1); -- Output Y that goes to accum.
48 When it's turned on.
49     signal grainTopYOut              : STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Output Y that goes to ut
50 every second bit
51
52     signal grainTopMsgReg            : STD_LOGIC_VECTOR(0 to (ndiv2) - 1); -- Pipeline auth stage to
53 separate them
54     signal grainTopYAccumReg         : STD_LOGIC_VECTOR(0 to n - 1);
55     signal grainTopAccumStartReg     : STD_LOGIC;
56

```

```

1  signal designClk          : STD_LOGIC;
2  -----
3
4  begin
5  clockdivInst : clock_div
6  generic map(
7      ctype => ctype,
8      clkdivnum => clkdivnum -- How much clock division. Put to 1 to disable.
9  )
10
11  port map(
12      clk => iGrainTopClk,
13      reset => iGrainTopReset,
14      clkdiv => designClk
15  );
16
17  grainInst : grain
18  generic map(
19      n => n,
20      g => g,
21      yt => yt -- Y transform / pipeline if 1
22  )
23
24  port map(
25      iGrainStart => grainTopGrainStart, -- When 1 the cipher runs.
26      iGrainFP1 => grainTopFP1, -- Active when doing FP1
27      iGrainYEnable => grainTopYEnable,
28      iGrainIv => iGrainTopIv,
29      iGrainKey => iGrainTopKey,
30      oGrainY => grainTopYFeedback,
31      iGrainReset => iGrainTopReset,
32      iGrainClk => iGrainTopClk
33  );
34
35
36
37
38  contInst : controller
39  generic map(
40      n => n, -- Parallellization/unrolling for accumulator. (half of the grain)
41      ndiv2 => ndiv2,
42      ctype => ctype,
43      clkdivnum => clkdivnum -- How much clock division. Put to 1 to disable.
44  )
45  port map(
46      iControllerEnable => iGrainTopEnable, -- Enable signal from top. Paused if zero.
47      oControllerYFlag => grainTopYFlag, -- If keystream is available.
48      oControllerYEnable => grainTopYEnable, -- Input to F and G, is in init stage if 1. coming from
49  controller.
50      oControllerMsgNewval => grainTopMsgNewval, -- Input to accumlogic from controller, (Will be
51  MsgIn normally, but is modified during loading to save hardware)
52      iControllerMsgIn => iGrainTopMsg, -- Input to controller from Top.
53      oControllerAccumStart => grainTopAccumStart, -- (Decides whether or not accum should be used or
54  not. Will be Enable or 0 when y bit is keystream)
55      oControllerGrainStart => grainTopGrainStart, -- Controls if the grain runs. Is automatically stopped
56  during accum

```



```

1      oControllerFP1    => grainTopFP1, -- Controls if the grain runs. Is automatically stopped during
2  accum
3      iControllerYFeedback => grainTopYFeedback, -- Get the Y values used for accum
4      oControllerYAccum   => grainTopYAccum, -- Sends y values to accumulator
5      oControllerYOut     => grainTopYOut, -- Y values sent out (keystream.
6      iControllerCryptMode => iGrainTopCryptMode, -- 1 = decryption. 0 = Encryption
7      iControllerCryptEnable => iGrainTopCryptEnable, -- Enable/disable encryption
8      iControllerReset    => iGrainTopReset,
9      iControllerClk      => designClk,
10     iControllerClk2     => iGrainTopClk -- For 1 para.
11 );
12
13
14
15
16 accumulatorInst : accumulator
17   generic map(
18     n1 => ndiv2, -- Parallellization/unrolling for accumulator. (half of the grain)
19     n2 => n -- Parallellization/unrolling for grain. n1*2
20   )
21   port map(
22     iAccumY      => grainTopYAccumReg, -- Either first 15 or last 32 bits of Y (during loading) or every
23 second bit
24     iAccumReset  => iGrainTopReset,
25     iAccumClk    => iGrainTopClk,
26     iAccumStart  => grainTopAccumStartReg,
27     oAccumRegFeedback => grainTopAccumLogicRegFeedback,
28
29     iAccumMsg    => grainTopMsgReg
30   );
31
32 AuthPipeInst : authPipeline
33   generic map(
34     n      => n,
35     ndiv2 => ndiv2,
36     ia     => ia
37   )
38   port map(
39     iAuthPipelineMsgIn    => grainTopMsgNewval,
40     oAuthPipelineMsgReg   => grainTopMsgReg,
41     iAuthPipelineYAccum  => grainTopYAccum,
42     oAuthPipelineYAccumReg => grainTopYAccumReg,
43     iAuthPipelineAccumStart => grainTopAccumStart,
44     oAuthPipelineAccumStartReg => grainTopAccumStartReg,
45     iAuthPipelineClk     => iGrainTopClk,
46     iAuthPipelineReset   => iGrainTopReset
47   );
48
49 oGrainTopY    <= grainTopYOut; -- keystream.
50 oGrainTopYFlag <= grainTopYFlag;
51 oGrainTopTag  <= grainTopAccumLogicRegFeedback; -- TagFlag will be high when we got the tag.
52 -----
53
54 end structural;
55

```

```

1
2 Τελευταίο παρουσιάζεται το περιεχόμενο του αρχείου GrainTB.vhd
3
4 library IEEE;
5 use IEEE.std_logic_1164.all;
6 use ieee.numeric_std.all;
7 -----
8 entity cryptoTb is
9     -- Port ();
10 end cryptoTb;
11 -----
12 architecture Behavioral of cryptoTb is
13     -----
14     component grainTop is
15         generic (
16             n       : integer;
17             ndiv2   : integer;
18             g       : integer;
19             yt      : integer;
20             ctype   : integer;
21             clkdivnum : integer;
22             ia      : integer -- Isolation or not
23         );
24         port (
25             oGrainTopY      : out std_logic_vector(0 to (ndiv2) - 1); -- Key stream out.
26             iGrainTopIv     : in  std_logic_vector(0 to n - 1); -- IV in.
27             iGrainTopKey    : in  std_logic_vector(0 to n - 1); -- Key in
28             iGrainTopEnable : in  std_logic; -- Start
29             iGrainTopReset  : in  std_logic;
30             iGrainTopClk    : in  std_logic;
31             oGrainTopYFlag  : out std_logic; -- When keystream available.
32             oGrainTopTag    : out std_logic_vector(0 to 63); -- The tag if using authentication.
33             iGrainTopCryptMode : std_logic; -- 1 = decryption. 0 = Encryption
34             iGrainTopCryptEnable : std_logic; -- Enable/disable encryption
35             iGrainTopMsg     : in  std_logic_vector(0 to (ndiv2) - 1) -- Message
36         );
37     end component;
38     -----
39     constant period          : time := 5 ns;
40     constant halfperiod     : time := 2.5 ns;
41     constant n              : integer := 1;
42     constant ndiv2          : integer := 1; -- Half of n in normal cases. If n is 1, this will be one as well.
43
44     signal tbCryptMode      : std_logic := '1'; -- 0 = encryption. 1 = decryption.
45     signal cryptMode        : integer := 1; -- Change this value with tbCryptmode. as the same value.
46     signal tbCryptEnable    : std_logic := '1'; -- Enable/disable encryption/decryption.
47     constant IndexStart     : integer := 0; -- When to encrypt start. Length of Adlen + AD. Put to like 9999
48     when there is no encryption.
49     constant IndexEnd       : integer := 100; -- Everything but the last 8 bits.
50
51
52
53
54     signal tbReset          : std_logic := '0';

```

```

1  signal tbClk          : std_logic := '0';
2  signal tbEnable      : std_logic := '0';
3  signal tbMessage     : std_logic_vector(0 to ndiv2 - 1) := (others => '0');
4  signal tbY           : std_logic_vector(0 to ndiv2 - 1) := (others => '0');
5  signal tbIv          : std_logic_vector(0 to n - 1) := (others => '0');
6  signal tbKey         : std_logic_vector(0 to n - 1) := (others => '0');
7  signal tbYFlag       : std_logic := '0';
8
9  signal tbTag         : std_logic_vector(63 downto 0); -- The tag is defined in the opposite way
10 according to the Grain-128a/grain-128AEAD paper.
11
12 signal preout23      : std_logic_vector(0 to 319);
13 signal preout1, preout2 : std_logic_vector(0 to 319);
14 signal preout3, preout4 : std_logic_vector(0 to 255);
15 signal key1, key2, key3, key4 : std_logic_vector(0 to 127);
16 signal iv1, iv2, iv3, iv4 : std_logic_vector(0 to 127);
17 signal accum1, reg1, accum2, reg2 : std_logic_vector(0 to 31);
18 ---new added message---
19 signal m0 : std_logic_vector(0 to 8);
20 signal m1 : std_logic_vector(0 to 1);
21 signal m2 : std_logic_vector(0 to 1);
22 signal m3 : std_logic_vector(0 to 20); -- 20. 11 extra zeros
23 signal m4 : std_logic_vector(0 to 41); -- 41. 6 extra zeros
24 -----
25
26 -----
27 begin
28 -----
29 grainTopInst3 : grainTop
30   generic map(-- Change when selecting optimization and controller.
31     n      => n,
32     ndiv2  => ndiv2, -- Put at 1 when doing 1 para. n/2
33     g      => 0,
34     yt     => 0,
35     ctype  => 1,
36     clkdivnum => 64, -- Put it to 2 by default so the program doesn't complain. Won't affect anything unless
37 ctype is 1.
38     ia     => 1-- Isolation or not
39   )
40   port map(
41     oGrainTopY      => tbY, --these are wire or signal
42
43     iGrainTopIv     => tbIv,
44     iGrainTopKey    => tbKey,
45     iGrainTopEnable => tbEnable,
46     iGrainTopReset  => tbReset,
47     iGrainTopClk    => tbClk,
48
49     oGrainTopTag    => tbTag, -- The tag if using authentication
50
51     oGrainTopYFlag  => tbYFlag,
52     iGrainTopMsg    => tbMessage,
53     iGrainTopCryptMode => tbCryptMode, -- 1 = decryption. 0 = Encryption
54     iGrainTopCryptEnable => tbCryptEnable -- Enable/disable encryption
55   );
56

```

```

1      -----
2
3      tbClk <= not(tbClk) after halfperiod * 1;
4
5      -----
6      --test1
7
8      key1 <= X"00000000000000000000000000000000";
9      iv1  <= X"00000000000000000000000000000000ffffffe";
10     iv1  <= X"00000000000000000000000000000000100000000";
11     preout1 <=
12     X"c0207f221660650b6a952ae26586136fa0904140c8621cfe8660c0dec0969e9436f4ace92cf1ebb7";
13
14     ---test2
15     key2 <= X"0123456789abcdef123456789abcdef0";
16     key2 <= (others=>'0');
17     iv2   <= X"0123456789abcdef12345678ffffffe"; -- 80c4a2e691d5b3f7482c6a1e
18
19     preout23 <=
20     X"c0207f221660650b6a952ae26586136fa0904140c8621cfe8660c0dec0969e9436f4ace92cf1ebb7";
21     preout2 <=
22     X"f88720c13f46e6a43c07eed89161a4dd73bd6b8be8b6b116879714ebb630e0a4c12f0399412982c";
23     ----test3
24     key3 <= (others => '0');
25     iv3   <= X"80000000000000000000000000000000ffffffe";
26     accum1 <= X"564b3622"; --new add
27     reg1   <= X"19bd90e3"; --new add
28     preout3 <= X"01f259cf52bf5da9deb1845be6993abd2d3c77c4acb90e422640fbd6e8ae642a";
29
30
31     ----test4
32     key4 <= X"0123456789abcdef123456789abcdef0";
33     iv4   <= X"8123456789abcdef12345678ffffffe";
34     accum2 <= X"7f2acdb7"; --new add
35     reg2   <= X"adfb701f"; --new add
36     preout4 <= X"8d2083b3c32b43f1962b3dcabf679378db3536bfc25bed483008e6bcb395a156";
37
38     -----5 different Message
39     m0 <= "100000000";
40     m1 <= "01";
41     m2 <= "11";
42     m3 <= "000100100011010000001";
43
44     m4 <= "000100100011010001010110011110001001111011";
45
46     process
47     variable MsgIndex : integer := 0;
48     variable MsgFinish : integer := 0;
49     begin
50     wait for halfperiod;
51
52     for t in 0 to 3 loop
53     for m in 0 to 2 loop
54     MsgIndex := 0; -- Set it 0 zero at the start.
55     MsgFinish := 0;
56     tbReset <= '1';

```

```

1      tbEnable <= '0';
2      wait for 3 * period;
3      tbReset <= '0';
4      tbEnable <= '1';
5      for f in 0 to 1 loop
6          for k in 0 to (128/n) - 1 loop
7              if (t = 0) then
8                  tbKey <= key1((k * n) to ((k + 1) * n - 1)); -- Input last bit first.
9                  tbIv <= iv1((k * n) to ((k + 1) * n - 1));
10             elsif (t = 1) then
11                 tbKey <= key2((k * n) to ((k + 1) * n - 1)); -- Input last bit first.
12                 tbIv <= iv2((k * n) to ((k + 1) * n - 1));
13             elsif (t = 2) then
14                 tbKey <= key3((k * n) to ((k + 1) * n - 1)); -- Input last bit first.
15                 tbIv <= iv3((k * n) to ((k + 1) * n - 1));
16             else
17                 tbKey <= key4((k * n) to ((k + 1) * n - 1)); -- Input last bit first.
18                 tbIv <= iv4((k * n) to ((k + 1) * n - 1));
19             end if;
20             if (f = 1) then -- When doing accumload
21                 tbMessage <= (others => '0');
22                 if (k = 128/(2 * n)) then -- Half the accumload
23                     tbMessage(0) <= '1'; --ndiv2 -1
24                 end if;
25             end if;
26             wait for period;
27         end loop;
28
29         if (f = 0) then
30             tbKey <= (others => '0'); -- Stop sending in key and IV
31             tbIv <= (others => '0'); -- Stop sending in
32             wait until tbYFlag = '1';
33         end if;
34
35         if (f = 1) then
36             tbKey <= (others => '0'); -- Stop sending in
37             tbIv <= (others => '0'); -- Stop sending in
38         end if;
39     end loop;
40
41     tbCryptEnable <= '1';
42     case m is
43     when 0 =>
44
45         if (MsgFinish = 0) then
46
47             tbMessage <= (others => '0'); -- Reset it.
48
49             for g in 0 to m0'LENGTH - 1 loop -- (ndiv2 - 1) --(ndiv2 - 1)
50                 tbMessage((g mod (ndiv2))) <= m0(g); -- Sends in most significant value first.
51                 --report integer'image(g) & ".Value. message = " & std_logic'image(m0(g)) &
52 integer'image((g MOD (n/2)));
53                 if ((g mod (ndiv2)) = ndiv2 - 1) then -- n/2 bit msg generated send it in and wait 1 clock
54 cycle.
55                     --report "New message";
56

```

```

1         wait for period;
2         tbMessage <= (others => '0'); -- Sets a default value for next msg round.
3         if (n = 1) then -- In 1 para we need to wait 1 extra clock cycle since the next msg round
4 won't be until the next accum/mac bit is generated
5             wait for period; -- One extra wait.
6         end if;
7         --tbMessage <= (others => '0'); -- Sets a default value for next msg round.
8         elsif (g = m0'LENGTH - 1) then -- Message is smaller or not dividable by parallelization.
9 Pads on zeros
10            wait for period;
11            tbMessage <= (others => '0'); -- Sets a default value for next msg round.
12
13            end if;
14
15        end loop;
16        MsgFinish := 1; -- message finish, we stop encrypting/decrypting
17
18        wait for period;
19        tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
20        tbMessage <= (others => '0');
21
22        else -- In all clock cycles after message finished.
23            tbMessage <= (others => '0');
24            -- tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
25        end if;
26        when 1 =>
27
28            if (MsgFinish = 0) then
29                tbMessage <= (others => '0'); -- Reset it.
30                for g in 0 to m1'LENGTH - 1 loop --(ndiv2) - 1) -
31                    tbMessage(((g mod (ndiv2)))) <= m1(g); -- Sends in most significant value first.
32
33                    if ((g mod (ndiv2)) = ndiv2 - 1) then -- n/2 bit msg generated send it in and wait 1 clock
34 cycle.
35
36                        wait for period;
37                        tbMessage <= (others => '0'); -- Sets a default value for next msg round.
38                        if (n = 1) then -- In 1 para we need to wait 1 extra clock cycle since the next msg round
39 won't be until the next accum/mac bit is generated
40                            wait for period; -- One extra wait.
41                        end if;
42                        --tbMessage <= (others => '0'); -- Sets a default value for next msg round.
43                        elsif (g = m1'LENGTH - 1) then -- Message is smaller or not dividable by parallelization.
44 Pads on zeros
45                            wait for period;
46                            tbMessage <= (others => '0'); -- Sets a default value for next msg round.
47
48                            end if;
49
50                        end loop;
51                        MsgFinish := 1;
52                        tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
53                        wait for period;
54                        tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
55                        tbMessage <= (others => '0');
56                    else

```

```

1      tbMessage <= (others => '0');
2      -- tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
3      end if;
4      when 2 =>
5
6          if (MsgFinish = 0) then
7              tbMessage <= (others => '0'); -- Reset it.
8              for g in 0 to m3'LENGTH - 1 loop-- ((ndiv2) - 1) -
9                  tbMessage((g mod (ndiv2))) <= m3(g); -- Sends in most significant value first.
10
11                 if ((g mod (ndiv2)) = (ndiv2) - 1) then -- n/2 bit msg generated send it in and wait 1 clock
12 cycle.
13
14                     wait for period;
15                     tbMessage <= (others => '0'); -- Sets a default value for next msg round.
16                     if (n = 1) then -- In 1 para we need to wait 1 extra clock cycle since the next msg round
17 won't be until the next accum/mac bit is generated
18                         wait for period; -- One extra wait.
19                     end if;
20                     --tbMessage <= (others => '0'); -- Sets a default value for next msg round.
21                     elsif (g = m3'LENGTH - 1) then -- Message is smaller or not dividable by parallelization.
22 Pads on zeros
23                         wait for period;
24                         tbMessage <= (others => '0'); -- Sets a default value for next msg round.
25
26                     end if;
27
28                 end loop;
29                 MsgFinish := 1;
30
31                 wait for period;
32                 tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
33                 tbMessage <= (others => '0');
34             else
35                 tbMessage <= (others => '0');
36                 --tbCryptEnable <= '0'; -- we stop encrypting/decryption when the message is sent in.
37             end if;
38
39         end case;
40
41
42         wait for period;
43         --end loop;
44
45         -- Here we are done!
46
47         wait for 5 * period;
48
49     end loop;
50
51 end loop;
52 wait for halfperiod; -- For starting over.
53
54
55 end process;
```

```
1 -----  
2  
3 end Behavioral;  
4  
5
```